注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 数字逻辑课程设计之数字式秒表

  2. 数字是秒表 设计要求： 1.设计并制作符合要求的电子秒表， 2.由6位显示，两位显示‘分’，两位显示秒，两位显示百分秒， 3.最大至99分59.99秒 4.具有清零，启动，暂停，继续功能 5，最多2个控制按键 是我们最近的课程设计的小题目，我刚做完，采用74160十进制加法计数器设计完成，通过仿真波形测试，无60秒的暂态，误差小于0.0003秒。内附帮助文件

  3. 所属分类：嵌入式

    • 发布日期：2009-06-26
    • 文件大小：38912
    • 提供者：yjf309

  1. 数字逻辑课程设计之数字式秒表

  2. 数字是秒表 设计要求： 1.设计并制作符合要求的电子秒表， 2.由6位显示，两位显示‘分’，两位显示秒，两位显示百分秒， 3.最大至99分59.99秒 4.具有清零，启动，暂停，继续功能 5，最多2个控制按键 是我们最近的课程设计的小题目，我刚做完，采用74160十进制加法计数器设计完成，通过仿真波形测试，无60秒的暂态，误差小于0.0003秒。内附帮助文件，原理图与波形解压后请放在非中文目录下

  3. 所属分类：嵌入式

    • 发布日期：2009-06-26
    • 文件大小：5120
    • 提供者：yjf309

  1. 各种计数器设计电路、原理、时序

  2. 1．异步二进制加法计数器 2．异步二进制减法计数器 3．D触发器组成异步计数器 4．其它进制异步计数器 5．同步计数器 6．集成计数器

  3. 所属分类：专业指导

    • 发布日期：2009-11-28
    • 文件大小：209920
    • 提供者：zgrwei

  1. 单片机课程设计 00－99计数器

  2. 单片机课程设计 00－99计数器 设计程序，电路原理图，利用AT89S51单片机来制作一个手动计数器

  3. 所属分类：硬件开发

    • 发布日期：2009-12-05
    • 文件大小：63488
    • 提供者：s641053688

  1. 计数器译码器数字系统实验报告

  2. 1）学习Ise系统的操作与使用。 2）学习用VHDL语言设计程序的方法和原理图编辑器的使用方法。 3) 学习多功能EDA开发系统的使用。 1、复习二进制译码器的功能； 2、学习VHDL语言源程序输入法； 3、学习VHDL语言源程序检查和修改； 4、掌握用VHDL语言设计一个3线—8线译码器的方法； 5、掌握VHDL语言编辑器的基本功能。

  3. 所属分类：专业指导

    • 发布日期：2009-12-27
    • 文件大小：320512
    • 提供者：changtianmu

  1. 74ls192芯片所设计的智能计数器设计图纸

  2. 采用纯硬件设计，本设计主要是对应用74ls192芯片所设计的智能计数器的设计图纸。

  3. 所属分类：嵌入式

    • 发布日期：2010-03-18
    • 文件大小：20480
    • 提供者：xiao9581

  1. 基于单片机的光电计数器设计

  2. 本设计主要是用利用光电三极管接收红外发光二极管射来的红外光线当有物体通过两者之间时，红外线被挡住，启动中断 ；利用AT89S51单片机来制作一个计数器 ； 用单片机的接口连接一个共阴数码管，作为计数器的显示

  3. 所属分类：硬件开发

    • 发布日期：2010-03-29
    • 文件大小：504832
    • 提供者：scauj

  1. 基于单片机的可辨向计数器设计

  2. 详细介绍了系统的工作原理，设计方案，硬件结构，软件设计。该系统采用单片机为控制核心。

  3. 所属分类：硬件开发

    • 发布日期：2010-05-15
    • 文件大小：260096
    • 提供者：s470906775

  1. 基于VHDL的计数器设计

  2. 用VHDL写的计数器的程序，已经测试可以运行。。希望对大家有好处

  3. 所属分类：其它

    • 发布日期：2010-05-23
    • 文件大小：435200
    • 提供者：liming881227

  1. 简易数字计数器的设计

  2. 关于简易数字计数器设计，有图，步骤详细。

  3. 所属分类：专业指导

    • 发布日期：2010-08-01
    • 文件大小：474112
    • 提供者：fanzy823

  1. 基于MSI的N进制计数器设计方法研究

  2. 以多种种典型的中规模集成（MSI）计数器芯片为例，采用反馈置零法（复位法）、反馈置数法（置位法）和级联法来构成任意进制计数器。最后总结出详细的设计步骤。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：349184
    • 提供者：weixin_38538312

  1. EDA/PLD中的基于VHDL的多功能可变模计数器设计

  2. 0 引 言 　　随着电子技术、计算机技术和EDA技术的不断发展，利用FPGA／CPLD进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA／CPLD具有功能强大，开发周期短，投资少，便于追踪市场变化及时修改产品设计，以及开发工具智能化等特点。近年来，FPGA／CPLD发展迅速，随着集成电路制造工艺的不断进步，高性价比的FPGA／CPLD器件推陈出新，使FPGA／CPLD成为当今硬件设计的重要途径。在FPGA／CPLD的应用设计开发中，VHDL语

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：358400
    • 提供者：weixin_38660295

  1. 电源技术中的基于VHDL的多功能可变模计数器设计方案 （1）

  2. 0 引 言　　随着电子技术、计算机技术和EDA技术的不断发展，利用FPGA／CPLD进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA／CPLD具有功能强大，开发周期短，投资少，便于追踪市场变化及时修改产品设计，以及开发工具智能化等特点。近年来，FPGA／CPLD发展迅速，随着集成电路制造工艺的不断进步，高性价比的FPGA／CPLD器件推陈出新，使FPGA／CPLD成为当今硬件设计的重要途径。在FPGA／CPLD的应用设计开发中，VHDL语言作

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：351232
    • 提供者：weixin_38688550

  1. 基于量子元胞自动机的模可变计数器设计

  2. 模可变计数器是一种功能丰富、灵活性很强的时序逻辑电路。基于一种二维纳米尺度计算范例量子元胞自动机(QCA)设计了一种2位模可变计数器单元电路,该计数器由2个JK触发器和5个基本逻辑门构成。采用置零模式设置了计数器的初始状态,该方法为解决QCA时序逻辑电路设计中输出端随机初始状态的消除问题提供了一条有效途径。在QCA版图设计过程中,通过延迟匹配规则完成了反馈回路的时钟布线。QCADesigner软件仿真结果表明,设计的计数器具有正确的逻辑功能,当两位模式控制信号M2M1为01,10和11时,分别实

  3. 所属分类：其它

    • 发布日期：2021-03-26
    • 文件大小：1048576
    • 提供者：weixin_38669093

  1. 基于TTL电路的倒数计数器设计及应用

  2. 介绍了基于TTL电路设计的倒数计数器，该电路结构简单，调试方便，时间设置范围广，无需单片机开发系统和编程，用途广，易于制作。

  3. 所属分类：其它

    • 发布日期：2021-02-01
    • 文件大小：1048576
    • 提供者：weixin_38689113

  1. 基于可编程计数器74LS161的循环码计数器设计

  2. 基于探索MSI可编程同步二进制加法计数器74LS161改变应用方向进行功能扩展的目的，采用逻辑修改的方法给出了在二进制计数的基础上实现循环码计数的设计方法，即以74LS161已有的状态输出Q3Q2Q1Q0为变量定义循环码计数器的状态输出量Q′3Q′2Q′1Q′0进行改变计数规律的设计。给出了在函数卡诺图上进行输出函数最小化求解设计方法。从现成的函数出发，实现待求函数可扩展专用集成电路的应用范围并简化循环码计数的设计过程。所述方法给出了MSI可编程计数器改变应用方向的逻辑修改方法。

  3. 所属分类：其它

    • 发布日期：2021-01-31
    • 文件大小：412672
    • 提供者：weixin_38637580

  1.  基于Multisim的计数器设计仿真

  2. 计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计数器可有效实现任意模值计数功能，并且虚拟仿真为电子电路的设计与开发提高了效率。

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：1048576
    • 提供者：weixin_38672800

  1. 基于MSI的N进制计数器设计方法研究

  2. 摘要  以多种种典型的中规模集成 （MSI） 计数器芯片为例，采用反馈置零法 （ 复位法 ）、反馈置数法 （ 置位法 ） 和级联法来构成任意进制计数器。总结出详细的设计步骤。 　　1 绪论 　　计数器是数字逻辑系统中的基本部件， 它是数字系统中用得多的时序逻辑电路，其主要功能就是用计数器的不同状态来记忆输入脉冲的个数。除此以外还具有定时、分频、运算等逻辑功能。 计数器不仅能用于对时钟脉冲的计数， 还可使用于定时、分频、产生节拍脉冲以及进行数字运算等。只要是稍微复杂一些的 　　数字系统， 几

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：351232
    • 提供者：weixin_38633157

  1. N进制异步计数器设计方法

  2. 所谓异步计数器电路，是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的，有的是外输入的脉冲信号，有的是其他触发器的输出，这样当外输入脉冲信号到来的时候，触发器的翻转有先有后，是异步的。 　　1.如何选取每个触发器的时钟信号 　　触发器状态的改变一定要有触发脉冲的触发，因此为每个触发器选取时钟信号的时候，必须满足该触发器所有状态发生变化的时刻，有触发信号的到达。同时对应不变的状态，到达的触发信号尽量少。根据第二条原则，参照二进制异步计数器的设计，对每个触发器时钟信号的选取依次从其

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：381952
    • 提供者：weixin_38595356

  1. 基于VHDL的多功能可变模计数器设计

  2. 0 引 言 　　随着电子技术、计算机技术和EDA技术的不断发展，利用FPGA／CPLD进行数字系统的开发已被广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA／CPLD具有功能强大，开发周期短，投资少，便于追踪市场变化及时修改产品设计，以及开发工具智能化等特点。近年来，FPGA／CPLD发展迅速，随着集成电路制造工艺的不断进步，高性价比的FPGA／CPLD器件推陈出新，使FPGA／CPLD成为当今硬件设计的重要途径。在FPGA／CPLD的应用设计开发中，VHDL语

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：339968
    • 提供者：weixin_38725625
« 1 2 34 5 6 7 8 9 10 ... 50 »