行业下载,嵌入式下载列表第672页

[嵌入式] mc8051_design_v1.6.zip

说明：8051软核源代码 This is version 1.6 of the MC8051 IP core. Changes: - In certain interrupt situations the stack pointer still has been erroneously set in control_mem_rtl.vhd, revision 1.10 and below. This has been corrected again in revision 1.11 o
<a854619267> 上传 | 大小：222kb

[嵌入式] mc8051_overview.pdf

说明：MC8051 IP Core Key Features - Fully synchronous design - Technology independent, clear structured, well commented VHDL source code - Easily expandable by adapting/changing VHDL source code - Parametrizeable design by simply changing VHDL constants -
<a854619267> 上传 | 大小：157kb

[嵌入式] mc8051_boot.zip

说明：mc8051_bootLoader 软核8051的BootLoader Change history: - Improved tb_mc8051_siu_sim.vhd to verify duplex operation. - Corrected problem with duplex operation in file mc8051_siu_rtl.vhd
<a854619267> 上传 | 大小：2mb

[嵌入式] mc8051_cyclone_nios_designflow.pdf

说明：Implementing the MC8051 IP Core On A Cyclone Nios Board First of all it is necessary to exchange the simulation models of all the memory blocks with real memory that can be found inside the target FPGA. It is also recommended to implement a PLL to ge
<a854619267> 上传 | 大小：194kb

[嵌入式] 五用途三态音频逻辑笔.ms14

说明：主要参考器件 :555 芯片、CD4066芯片模电课设实验该电路主要由一片 555 和一块四向开关 CD4066 及少量外围元件组成。 R3 和 D1、D2 两个二极管的作用是分压限流，保证三极管的正常工作。CK1 即为探针，使用时应与被测电压相连接。当正探针接触高电平 “1”时，负探针与被测电路 “ 地”连结，则 VT1 导通，由于三极管发射极接地，导通后，其基极也相当于接地为低电平，因此 IC1-2 的控制端为低电平，其截止， IC1-3 的控制端为高电平，其导通，R7 短接，取 R
<yyyyyrr5> 上传 | 大小：204kb

[嵌入式] 模拟电子技术课程设计实验报告.doc

说明：模电五用途三态音频逻辑笔实验报告如图 2.2.1 为五用途三态声频逻辑笔电路。该电路主要由一片 555 和一块四向开关 CD4066 及少量外围元件组成。 R3 和 D1、D2 两个二极管的作用是分压限流，保证三极管的正常工作。CK1 即为探针，使用时应与被测电压相连接。当正探针接触高电平 “1”时，负探针与被测电路 “ 地”连结，则 VT1 导通，由于三极管发射极接地，导通后，其基极也相当于接地为低电平，因此 IC1-2 的控制端为低电平，其截止， IC1-3 的控制端为高电平，其导通，
<yyyyyrr5> 上传 | 大小：623kb