© 1999-2048 dssz.net 粤ICP备11031372号
[讲义] 数字逻辑电路实验报告.doc
说明:设计一个多功能数字时钟,具有以下几个功能: (1)能进行正常的时、分、秒计时。 ①使用一个二十四进制和两个流逝进制的计数器级联。分计数器以秒计数器的进位作为计数脉冲,小时计数器以分计时器的进位作为技术脉冲。 ②给秒1Hz 。 (2)可以使用以 EP1C12F324C8为核心的硬件系统上的脉冲按键或者拨动开关实现“校时”,“校分”及清零功能。 (3)可以使用系统上的扬声器进行整点报时 ①计时到59分50秒时,每两秒一次低音报时,整点进行高音报时。 ②低音报时用512Hz,高音报时用1kHz。 (4<weixin_44383602> 上传 | 大小:305kb