开发技术下载,硬件开发下载列表第1649页

[硬件开发] VHDL 转verilog 软件(源代码)

说明：如题，一个用yacc写的VHDL 转Verilog的工具，很好用啊 verilog , VHDL , 软件 , 源代码
<drjiachen> 上传 | 大小：30kb

[硬件开发] SystemVerilog语言简介(DOC 26).rar

说明： SystemVerilog语言简介(DOC 26).rar
<drjiachen> 上传 | 大小：29kb

[硬件开发] 数字系统设计教程（夏宇闻）源代码

说明：数字系统设计教程（夏宇闻）源代码源代码
<drjiachen> 上传 | 大小：258kb

[硬件开发] FPGA并行编程(Xilinx官方翻译版本).pdf

说明： Xilinx官方翻译的《FPGA并行编程》，本书以10个数字信号处理为例，带我们了解HLS如何使C代码并行运行，深入浅出的将HLS实现方法，硬件设计的考虑以及系统优化都一一介绍。本书可以在小白仓库微信公众号号免费下载，还可以在Xilinx学术合作找到相应的下载链接。本人还制作了该书的读书笔记，详情请见《FPGA并行编程》读书笔记专栏启动说明：https://blog.csdn.net/qq_35712169/article/details/99738006 。本书将着重介绍高层次综合（H
<qq_35712169> 上传 | 大小：20mb

[硬件开发] 数字集成电路前端关于代码编写的好书.zip RTL_Style_Verilog

说明：共5章，各章标题如下： Chapter 1 Basic Design Constraints Chapter 2 RTL Descr iption Techniques Chapter 3 RTL Design Methodology Chapter 4 Verification Techniques A-5 Logic SynthesisUsing Design Compiler
<drjiachen> 上传 | 大小：5mb

[硬件开发] FreeARM7官方文档及源代码.zip

说明：该IP core由FreeARM主持开发，首发于www.socvista.com 说明如下：三级流水，哈弗结构。不支持thumb指令，不支持协处理器指令，各种中断如fiq, irq, data fetch abort等等，都支持。综合面积（ASIC）小于3万门。速度嘛，由于长乘加指令一个周期完成，瓶颈是：32b×32b+64b。支持v4架构的指令：ldr、ldrb、str、strb、ldrh、strh、ldrsb、ldrsh、swp、swpb、ldm、stm、b、bx、dp、mul
<drjiachen> 上传 | 大小：309kb

[硬件开发] ATSHA204A.pdf

说明： ATSHA204A原版英文DataSheet，希望能对大家有所帮助。
<july9981> 上传 | 大小：1mb

[硬件开发] Verilog编码规范.docx

说明：本编码规范由西安交通大学人机所电视组全体学生和创芯公司全体员工共同编写和维护。以此来维护DTV系列芯片的verilog源码的可读性，健壮性和易维护性。该文档主要致力于verilog语言的编码标准化，同时也适用于其他相似的硬件描述语言，如VHDL等。使代码易于管理的方法之一是增强代码的一致性，让别人读懂自己的代码是非常重要的事情。因此，保持自己的代码符合统一的规范是一个编码者的基本素质。如果自己的编码风格与本文档的规定实在不同，无法忍受，请与维护者联系，在组内会议上统一讨论解决方案。此外，如
<drjiachen> 上传 | 大小：177kb