注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 片上 系统设计与测试

  2. 片上系统设计与测试 片上系统设计与测试 片上系统设计与测试 片上系统设计与测试

  3. 所属分类：专业指导

    • 发布日期：2010-08-25
    • 文件大小：2mb
    • 提供者：zhuxbcn

  1. 基于DM368的高清IP_Camera的软件系统设计与实现

  2. 高清 IP Camera 系统能够完成高清视频的实时传输，并能实现运动检测和人脸 识别等处理功能，还允许用户通过浏览器与其交互，从而对系统的图像、网络等相关参数进行灵活配置。本课题主要是基于 TI 最新推出的数字媒体片上系统 DM368，并选择 MontaVista Linux 操作系统平台，研究高清 IP Camera 软件系统以实现上述功能。研究的具体工作包括：针对以上高清 IP Camera 系统要完成的功能设计系统的总体框架，并对其中的音视频处理模块、网络传输模块、系统服务模块进行了详

  3. 所属分类：网络监控

    • 发布日期：2015-05-09
    • 文件大小：3mb
    • 提供者：dragonjing622

  1. FPGA防火墙系统设计

  2. 目录 FPGA防火墙系统设计 V2.0 1 目录 2 1. 系统介绍 4 1.1 系统功能 4 1.2 性能指标 4 1.3 应用环境 5 1.4 开发环境 6 1.4.1. 软件环境 6 1.4.2. 所需硬件平台 6 1.5 开发进度 7 2. 系统结构图 8 3. 片上系统设计 10 3.1 设计说明 10 3.2 设计截图 11 3.3 设计综合结果 12 4. 系统软件设计 13 4.1 系统初始化 13 4.2 与用户进行交互 14 4.3 软件匹配、流量管理 14 5. FPGA

  3. 所属分类：硬件开发

    • 发布日期：2008-12-28
    • 文件大小：3mb
    • 提供者：axuancxp

  1. 片上系统设计和RochitRajsuman测试.rar

  2. 从芯片上系统(SoC)的基本概述开始，包括相关术语的定义，这本书帮助您理解SoC设计的挑战，以及最新的设计和测试方法。 您可以看到ASIC技术是如何发展成为一个基于嵌入式内核的概念的，其中包括预先设计的、可重用的知识产权(IP)内核，这些内核充当微处理器、数据存储设备、DSP、总线控制和接口——所有这些都是经过缝制的吗? 一起由用户? 定义逻辑(UDL)。 第一部分讨论了与socket相关的设计难点，包括软硬件协同设计、重用设计和核心设计。 您将获得实际的、真实的设计指导，其中引用了商业企业使

  3. 所属分类：其它

  1. 低压低功耗全摆幅CMOS运算放大器设计与仿真.pdf

  2. 低压低功耗全摆幅CMOS运算放大器设计与仿真pdf,ABSTRACT In recent years, more and more electronic products with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, therefore low voltage, low power analog circu

  3. 所属分类：其它

  1. 基于Zynq的JPEG图像压缩系统设计

  2. 绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作，并结合了ARM和FPGA在嵌入式系统开发中各自的优势，对软硬件功能的实现进行了明确的划分。通过具体的实验测试，本系统的通用性及高效性得到了验证，并且该系统可方便地移植到不同的实际应用中。

  3. 所属分类：其它

    • 发布日期：2020-07-13
    • 文件大小：287kb
    • 提供者：weixin_38655561

  1. 嵌入式系统/ARM技术中的赛普拉斯推出新品—PSoC3和PSoC5可编程片上系统架构

  2. 赛普拉斯半导体公司推出两款全新架构产品，使得其PSoC?可编程片上系统的性能大大提升，极大地扩展了全球独一无二的可编程模拟和数字嵌入式平台，在8、16和32bit应用中同时实现了无与伦比的上市速度、集成度和灵活性。这一新型可编程模拟和数字嵌入式设计平台由革命性的PSoC Creator?集成开发环境提供支持，它开创性地将基于电路图的设计与全部测试过的、预先打包好的模拟和数字外设库结合起来，通过直观的向导和API即可进行客户化设计，实现特殊的设计要求。PSoC Creator使得工程师们能按照自己

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：107kb
    • 提供者：weixin_38607282

  1. Silicon Labs发布新一代Si534x“片上时钟树”系列

  2. 高性能模拟与混合信号IC领导厂商Silicon Labs日前宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基，推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树”系列产品包括高性能时钟发生器和高集成度Multi-PLL.这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能，设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备（包括边缘路由器、交换机、存储和服务器）等应用的成本和

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：128kb
    • 提供者：weixin_38704701

  1. TI推出采样速率达1 MSPS的18位片上系统

  2. 德州仪器 (TI) 宣布推出两款片上系统 (SoC) 解决方案，使客户能够轻松开发出适用于高速数据采集、自动测试设备以及医疗成像等高精度应用的超高性能模数转换器 (ADC) 前端。该 18 位 ADS8284 与 16 位 ADS8254 首次将 TI 最新一代逐次逼近寄存器 (SAR) ADC 与优化ADC相关设计所需的所有组件完美组合在一起，这通常是系统设计工作中最具挑战性的部分。 　　ADS8284 与 ADS8254的主要特性与优势 　　以 1 MSPS 速率实现业界一流的 AC 与

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：42kb
    • 提供者：weixin_38500734

  1. EDA/PLD中的基于FPGA的微型数字存储系统设计

  2. 1 引言 　　针对航天测试系统的应用需求，提出一种基于FPGA的微型数字存储系统设计方案。该系统是在传统存储测试系统的基础上，利用可编程逻辑器件FPGA对传统存储测试系统进行单元电路的二次集成，使测试系统体积大幅减小，功耗急剧降低，从而提高系统的抗高过载性能，增加系统灵活性、通用性和可靠性。FPGA不仅完成控制存储及大部分的相关数字逻辑单元电路，而且使得整个存储系统更为简单，布线也更容易。另外，系统FPGA编程就是按照预定功能连接器件内的熔丝，从而使其完成特定逻辑功能的过程，一旦完成编程，FP

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：225kb
    • 提供者：weixin_38693173

  1. 基于USB接口的通用测试仪的设计与实现

  2. 引 言 　　随着片上系统(SoC，System on Chip)时代的到来，包括复杂可编程逻辑器件(CPLD，Complex ProgrammableLogic Devi(e)和现场可编程门阵列(FPGA，Field Programmable Gate Array)的可编程逻辑器件(具有在系统可再编程的独特优点)，应用越来越广泛。这给用于可编程逻辑器件编程的下载电缆提出了更高的要求。 　　本文研究基于IEEEll49．1标准的USB下载接口电路的设计及实现。针对Altera公司的FPGA器件

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：159kb
    • 提供者：weixin_38590738

  1. 基于片上系统的NO.7信令采集终端的设计

  2. 摘要：本文介绍了7号信令采集终端的设计方法，该设计方法经过了国家十五重大专项“7号信令网管理系统”项目测试能够正常运转，为下一步进行soc设计做好了充分准备。该终端通过与传输网的连接向七号信令网管理系统提供可靠的信令数据来源。这个系统的硬件平台是基于xilinx公司的大容量FPGA的。与以往同类产品不同的是这个系统的软硬件部分集中在一块fpga中，并且有很强的处理数据的能力。经过测试，该设计方案的性能优于现有同类型的7号信令采集产品。 　　1 引言 　　七号信令网是电信网的三大支撑网之一,是

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：214kb
    • 提供者：weixin_38593723

  1. 片上网络的面向公平的交换机分配

  2. 片上网络（NoC）成为现代芯片多处理器（CMP）系统的骨干。 但是，随着集成核数量的增加和网络规模的扩大，网络等待时间的不平衡成为一个重要问题，严重影响了网络和系统的性能。 本文旨在通过优化交换机分配的设计来缓解这一问题。我们提出了一种面向公平的交换机分配（FOSA），这是一种新颖的交换机分配策略，可实现均匀的网络延迟。在平衡网络延迟方面取得了显着改善。 我们使用综合流量评估FOSA的网络和系统性能，并在一个完整的系统模拟器中评估SPEC CPU2006基准。与规范的可分离交换机分配器（Roun

  3. 所属分类：其它

  1. InGaAs探测器片上集成滤光膜的微结构与性能

  2. 为了适应未来红外焦平面探测器系统小型化、集成化和高精度的发展要求，采用了热蒸发方法分别在InP衬底和InGaAs探测器上实现了中心波长为1.38 μm滤光膜的片上集成。利用偏光显微镜、原子力显微镜(AFM)和扫描电子显微镜(SEM)以及红外傅里叶光谱(FTIR)等实验手段研究了滤光膜的表面界面形貌和光学性能，结果显示，滤光膜为法布里珀罗三谐振腔结构，与膜系设计一致；滤光膜中心波长为1.38 μm，透射率在60%左右。对集成滤光膜InGaAs器件的电学和光学性能测试分析表明，滤光膜制备工艺对器件的

  3. 所属分类：其它

  1. 基于DM368的视频捕获与编解码系统设计

  2. 为了实现对视频进行捕获后压缩，文中提出一种基于DM368的视频捕获压缩方案，并设计完成相应的硬件与软件。该系统主要使用TI达芬奇DM368片上系统作为主控芯片，采用TVP5158作为视频采集前端。采用1G容量的DDR2内存作为易失性存储器。采用1GFlash作为系统内核与文件系统的存储介质。软件部分在Linux平台中使用达芬奇DVSDK进行编程。压缩规格上使用目前较为流行的MPEG4算法。从而实现视频的捕获与压缩。经实际测试显示，使用该平台进行视频捕获压缩开发较以往DSP和FPGA方案更加成熟稳

  3. 所属分类：其它

  1. 基于TMS320F28335的声码器设计与实现

  2. 为了适应复杂的低速率语音通信场合，设计了一种多速率声码器，能够实时完成2.4kb/s，1.2kb/s 和 0.6kb/s 3种速率的编解码算法。利用多种语音特征参数，对清浊音采用有监督学习的支持向量机（Support Vector Machine， SVM）进行判决，解决合成语音的偶发性嘶哑、变调等问题。针对多数声码器选用的DSP片上内存不足需外挂FLASH的问题，TMS320F28335 DSP能够满足多速率语音编解码算法对存储空间的需求，不需要额外设计存储器，在功耗、体积和成本方面具有一定优

  3. 所属分类：其它

  1. 基于DDR3 SDRAM的大容量异步FIFO缓存系统的设计与实现

  2. 本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说

  3. 所属分类：其它

  1. Silicon Labs发布新一代Si534x“片上时钟树”系列

  2. 高性能模拟与混合信号IC领导厂商Silicon Labs日前宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基，推出业界频率灵活性和抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树”系列产品包括高性能时钟发生器和高集成度Multi-PLL.这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能，设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备（包括边缘路由器、交换机、存储和服务器）等应用的成本和设计复杂

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：139kb
    • 提供者：weixin_38529486

  1. 旺年华推荐MAZET片上系统设计和光电器件

  2. 旺年华公司作为德国MAZET中国代理，帮助中国客户以优惠的价格获得MAZET创新的芯片设计技术。MAZET专注混合信号IC(光电信号传感器)；嵌入式控制IC(8位，16位，32位片上系统)；FPGA和ASIC,提供从产品构思到产品成型的完整技术支持，其服务范围包括：任务接口定义及分析；系统开发；规格表的起草；电路设计(模拟/数字)；布线设计；生产指导；调试支持；测试策略和测试开发手册；系统交付支持；文档。MAZET拥有超过100人且有丰富IC设计经验的设计团队，这意味着能提供具有可靠性能的产品，

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：60kb
    • 提供者：weixin_38603924

  1. 基于FPGA的微型数字存储系统设计

  2. 1 引言 　　针对航天测试系统的应用需求，提出一种基于FPGA的微型数字存储系统设计方案。该系统是在传统存储测试系统的基础上，利用可编程逻辑器件FPGA对传统存储测试系统进行单元电路的二次集成，使测试系统体积大幅减小，功耗急剧降低，从而提高系统的抗高过载性能，增加系统灵活性、通用性和可靠性。FPGA不仅完成控制存储及大部分的相关数字逻辑单元电路，而且使得整个存储系统更为简单，布线也更容易。另外，系统FPGA编程就是按照预定功能连接器件内的熔丝，从而使其完成特定逻辑功能的过程，一旦完成编程，FP

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：312kb
    • 提供者：weixin_38677044
« 12 3 4 5 6 7 8 9 10 »