注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于VerilogHDL的FIR数字滤波器设计与仿真

  2. 本文主要分析了FIR 数字滤波器的基本结构和硬件构成特点, 简要介绍了FIR 滤波器实现的方式优缺点; 结Altera 公司的Stratix 系列产品的特点, 以一个基于MAC 的8阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法, 并且QuartusII 的集成开发环境下编写HDL 代码, 进行综合;QuartusII内部的仿真器对设计做脉冲响应仿真和验证。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-18
    • 文件大小：133120
    • 提供者：xchust2006

  1. veriloghdl教程

  2. 随着电子设计技术的飞速发展，专用集成电路(ASIC)和用户现场可 编程门阵列（FPGA）的复杂度越来越高。数字通信、工业自动化控制等领 域所用的数字电路及系统其复杂程度也越来越高，特别是需要设计具有实 时处理能力的信号处理专用集成电路，并把整个电子系统综合到一个芯片 上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动，而需要 综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常 迅速，电路设计能力赶不上技术的进步。在数字逻辑设计领域，迫切需要 一种共同的工业标准来统一对数字逻

  3. 所属分类：其它

    • 发布日期：2009-05-30
    • 文件大小：1048576
    • 提供者：zhmjava

  1. 精通VerilogHDL语言编程_光盘文件.rar

  2. 精通VerilogHDL语言编程_光盘文件.rar

  3. 所属分类：C/C++

    • 发布日期：2009-06-11
    • 文件大小：48128
    • 提供者：shyking_xj

  1. Verilog Golden Reference Guide

  2. VerilogHDL 的编程语言指导，英文的，不过很详细

  3. 所属分类：硬件开发

    • 发布日期：2009-07-11
    • 文件大小：276480
    • 提供者：bablit

  1. veriloghdl编写的eprom

  2. 采用VerilogHdl编写的基于FPGA的eprom开发

  3. 所属分类：硬件开发

    • 发布日期：2009-08-03
    • 文件大小：626
    • 提供者：simaoban

  1. 台湾清华VerilogHDL教程

  2. 看完后，能够真正有收获的Verilog HDL 教程，教程编的的确很好，华为推荐用书

  3. 所属分类：专业指导

    • 发布日期：2009-08-04
    • 文件大小：2097152
    • 提供者：zhanghui7880

  1. VerilogHDL那些事儿

  2. 该压缩包包括《VerilogHDL那些事儿》四部曲： VerilogHDL扫盲文.pdf VerilogHDL那些事儿_建模篇.pdf Verilog_HDL_那些事儿_时序篇.pdf VerilogHDL那些事儿_整合篇.pdf

  3. 所属分类：讲义

    • 发布日期：2018-07-26
    • 文件大小：67108864
    • 提供者：qq_40976595

  1. EDA,VerilogHDL

  2. 内部包含教学课件，设计XilinxISE软件，讲解EDA的起源以及涵盖VerilogHDL的教学课件

  3. 所属分类：讲义

    • 发布日期：2018-08-15
    • 文件大小：10485760
    • 提供者：qq_36215315

  1. VerilogHDL那些事儿V3.0.pdf

  2. VerilogHDL那些事儿V3.0.pdf

  3. 所属分类：讲义

    • 发布日期：2020-05-15
    • 文件大小：17825792
    • 提供者：qq_43608850

  1. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构2-1-重点提纲.pdf

  2. VerilogHDL可综合描述原则，常用语法描述对应的硬件结构

  3. 所属分类：电信

    • 发布日期：2020-04-09
    • 文件大小：189440
    • 提供者：weixin_40640020

  1. VerilogHDL代码格式器V1.2免费版.rar

  2. 软件介绍: VerilogHDL代码格式器一键完成格式VerilogHDL代码    本软件暂时只支持VerilogHDL代码文件(*.v),替代传统的使用空格或者tab字符手动调整代码格式的方法. 添加代码文件(*v)后,只需点击格式化代码按钮,软件就会开始对列表中选定的代码文件进行格式化,并在代码列表中显示代码格式化的结果.代码文件状态智能检测    提供文件状态智能检测功能.代码文件刚加入文件列表中,状态显示为问号.经过格式化处理成功后状态显示为对钩.如果文件在外部被修改,本软件也会

  3. 所属分类：其它

    • 发布日期：2019-09-03
    • 文件大小：412672
    • 提供者：weixin_38744270

  1. 精通VerilogHDL：IC设计核心技术实例详解(源代码)

  2. 精通VerilogHDL：IC设计核心技术实例详解(源代码) IC设计 , 源代码

  3. 所属分类：硬件开发

    • 发布日期：2019-08-31
    • 文件大小：515072
    • 提供者：drjiachen

  1. 可综合的VerilogHDL设计实例

  2. 从算法设计到硬线逻辑的实现\可综合的VerilogHDL设计实例

  3. 所属分类：Web开发

    • 发布日期：2013-08-18
    • 文件大小：720896
    • 提供者：sunyzz

  1. 基于VerilogHDL的信号发生器的设计

  2. 学习基于VerilogHDL的信号发生器的设计

  3. 所属分类：硬件开发

    • 发布日期：2013-12-04
    • 文件大小：896000
    • 提供者：lxj_0088

  1. 运用VerilogHDL语言进行电子琴程序设计

  2. 运用VerilogHDL语言进行电子琴程序设计

  3. 所属分类：软件测试

    • 发布日期：2016-04-17
    • 文件大小：690176
    • 提供者：qq_34690301

  1. 基于VerilogHDL滤波器的设计

  2. VerilogHDL是目前应用最广泛的一种硬件描述语言，用于数字电子系统的设计。可用它进行各种级别的逻辑设计，并进行数字逻辑系统的仿真验证，时序分析，逻辑综合。小波滤波器的设计属于复杂算法的电路设计，因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真，实现电路的自动化设计，将是一种较为理想的方法。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：360448
    • 提供者：weixin_38630463

  1. EDA/PLD中的基于VerilogHDL的背景噪声扣除电路设计

  2. 摘要：本文介绍了一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计，该设计与以往使用加减计数芯片组成的电路相比，具有与MCU接口简单，软件操作方便等优点。 　　1 引言 　　在微弱信号检测方法中，常需要使直流量经光电调制后转变为交流信号进行测量，以扣除背景噪声来提高系统信噪比。星载紫外遥感仪器同样采用了压频转换和调制解调实时扣除背景噪声、零点飘移的方案，但其原有实现背景噪声扣除功能的单元在与MCU接口及软件控制上稍显繁琐，而且布线面积较大。如能将背景噪声扣除功能设计成为具有通用接

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：244736
    • 提供者：weixin_38627234

  1. VerilogHDL总结

  2. VerilogHDL是一种硬件描述语言，其中HDL则是HardwareDescr iptionLanguage的缩写。因此，利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外，利用Verilog编写的模型可以是实际电路的不同级别的抽象，通常情况下，我们将这种抽象级别分为以下五类：(1)系统级(system-level)：用语言提供的高级结构能够实现待设计模块的外部性能的模型。(2)算法级(algorithm-level)：用语言提供的高级结构能够实现算法运行的模型。(3)RTL

  3. 所属分类：其它

    • 发布日期：2021-02-24
    • 文件大小：207872
    • 提供者：weixin_38623249

  1. VerilogHDL总结

  2. VerilogHDL是一种硬件描述语言，其中HDL则是HardwareDescr iptionLanguage的缩写。因此，利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外，利用Verilog编写的模型可以是实际电路的不同级别的抽象，通常情况下，我们将这种抽象级别分为以下五类：(1)系统级(system-level)：用语言提供的高级结构能够实现待设计模块的外部性能的模型。 (2)算法级(algorithm-level)：用语言提供的高级结构能够实现算法

  3. 所属分类：其它

    • 发布日期：2021-01-27
    • 文件大小：206848
    • 提供者：weixin_38611796

  1. 基于VerilogHDL的背景噪声扣除电路设计

  2. 摘要：本文介绍了一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计，该设计与以往使用加减计数芯片组成的电路相比，具有与MCU接口简单，软件操作方便等优点。 　　1 引言 　　在微弱信号检测方法中，常需要使直流量经光电调制后转变为交流信号进行测量，以扣除背景噪声来提高系统信噪比。星载紫外遥感仪器同样采用了压频转换和调制解调实时扣除背景噪声、零点飘移的方案，但其原有实现背景噪声扣除功能的单元在与MCU接口及软件控制上稍显繁琐，而且布线面积较大。如能将背景噪声扣除功能设计成为具有通用接

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：322560
    • 提供者：weixin_38695159
« 1 2 3 4 5 6 78 9 10 11 12 ... 43 »