注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. ARM7 lpc2148之PLL中断实验

  2. 本实验采用中断方式打开PLL,。添加蜂鸣器用于指示PLL锁定。当PLL锁定成功后，蜂鸣器蜂鸣一声。实验程序如下所示，我是在IAR下面进行的调试，出现了两个警告，但不影响程序的运行。

  3. 所属分类：其它

    • 发布日期：2020-07-18
    • 文件大小：33792
    • 提供者：weixin_38537541

  1. 基于DDS+PLL的X—Band信号源设计

  2. 将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了X波段微波变频信号源的设计，一定程度上解决了频率分辨率、频率转换速度和相位噪声的问题，并完成了实机研制、系统联调试验和测试。结果表明，输出信号的频谱和相噪特性良好，达到了预期的要求。

  3. 所属分类：其它

    • 发布日期：2020-07-30
    • 文件大小：82944
    • 提供者：weixin_38723027

  1. 同步源和PLL源在功率分析仪中的作用

  2. 　使用功率分析仪测量数据时，要选择合适的同步源，如果同步源设定不当，测量值有可能不稳定或出现错误，谐波测量模式还要选择合适的PLL源，不少客户经常提出疑惑，同步源和PLL源有什么异同，他们的作用是什么?

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：53248
    • 提供者：weixin_38646645

  1. 基于PLL和TDA7010T的无线收发系统设计

  2. 设计一种基于PLL和TDA7010T的无线收发系统。该系统由发射电路、接收电路和控制电路3部分组成。发射电路采用FM和FSK调制方式，用锁相环(PLL)稳定栽渡频率，实现模拟语音信号和英文短信的发射。接收电路以TDA7010T集成器件为核心，外围电路简单，工作稳定可靠。而控制电路由单片机AT89S51、编码器PT2262、解码器PT2272组成，实现英文短信的编写和显示。

  3. 所属分类：其它

    • 发布日期：2020-07-29
    • 文件大小：65536
    • 提供者：weixin_38621441

  1. AD9779A的寄存器配置及PLL频带优化

  2. 随着科学技术的发展，通信、测量等各个领域对信号源的要求越来越高，高速任意波形发生器成为市场的热点。高速DAC作为任意波形发生器的关键部分，其性能对高速信号有着极大的影响。AD9779A是目前国内能买到的性能较高的高速DAC芯片，内部集成PLL倍频电路、同步控制、增益控制等功能模块，通过SPI接口和外部通信，可以设置优化各种功能以达到最佳性能。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：94208
    • 提供者：weixin_38614417

  1. PLL调频解调器电路图

  2. 本文给大家分享了PLL调频解调器电路图。

  3. 所属分类：其它

    • 发布日期：2020-07-28
    • 文件大小：18432
    • 提供者：weixin_38625098

  1. 单片机超频之PLL锁相环设置

  2. 本文给大家介绍了单片机超频之PLL锁相环设置。

  3. 所属分类：其它

    • 发布日期：2020-07-25
    • 文件大小：58368
    • 提供者：weixin_38699726

  1. 异步FIFO和PLL在高速雷达数据采集系统中的应用

  2. 本文在CycloneⅢFPGA中实现异步FIFO和锁相环(PLL)结构的设计，避免复杂的时钟管理，简化电路设计，方便采集系统进行升级维护。高速缓存的设计使采集数据能的安全地实现数据跨时钟域的传递，提高了数据采集系统的可靠性。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：106496
    • 提供者：weixin_38718223

  1. 【技术分享】PLL设计注意事项----之电源设计

  2. PLL的设计不仅仅是一个电路的设计，而是一个从器件选型，到结构设计，到电源设计，再到软件设计的一个综合的过程。这里面任何一个环节都可能导致PLL信号质量。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：71680
    • 提供者：weixin_38693506

  1. PLL原理与设计要点

  2. PLL就是Phase-locked loop,锁相环。在许多场合，我们需要获得一个和输入信号或者载波同频同相的本地信号，这就要用到PLL，它是当前频率合成常用手段之一。

  3. 所属分类：其它

    • 发布日期：2020-08-03
    • 文件大小：62464
    • 提供者：weixin_38524472

  1. 简单介绍锁相环PLL

  2. 本文主要简单介绍了锁相环PLL

  3. 所属分类：其它

    • 发布日期：2020-08-19
    • 文件大小：34816
    • 提供者：weixin_38742124

  1. 用于PLL/VCO和时钟IC供电的超低噪声线性调节器

  2. 该12 V系统轨由感应开关元件生成，该元件会在轨上引起波纹和噪声。为了获得干净的供电轨，需要超低噪声调节器来生成5 V供电轨，为宽带PLL和VCO供电。在5 V供电轨上出现的任何噪声或波纹都会使PLL或VCO性能下降。

  3. 所属分类：其它

    • 发布日期：2020-08-15
    • 文件大小：179200
    • 提供者：weixin_38691453

  1. 锁相环PLL-电子技术基础知识

  2. PLL可以用来提供芯片时钟，是由PLLSTAT(PLL状态寄存器)来控制的，由第9位来控制，用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时，PLL作为时钟源连接到处理器。当PLLC或PLLE为0时，PLL被旁路，处理器直接使用振荡器时钟。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：34816
    • 提供者：weixin_38618746

  1. 选择你的PLL锁定时间测量

  2. 时钟速度的提高和更严格的信号时序增加了对精准的高频模块的需求。PLL（锁相环）基于输入信号生成高频输出信号，是一种备受欢迎的用于产生高频信号的电路。当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时，PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间，这是PLL设计最关键的参数之一。因此，需要非常精确地加以测量。

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：256000
    • 提供者：weixin_38564085

  1. 电路分析：PLL陷波滤波器 用于阻拦不需要的频率

  2. 经常有要阻挡某些频率信号的情况，其中最常见的是50Hz或60Hz的电力线工频。图1中的PLL陷波滤波器可以用于阻拦不需要的频率。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：74752
    • 提供者：weixin_38694529

  1. RF至13GHz超快速建立PLL

  2. 电路功能与优势 　　图1所示PLL电路采用13 GHz小数N分频频率合成器、宽带有源环路滤波器和VCO，5°以内的200 MHz跳频相位建立时间短于5 µs。 　　采用带宽为2.4 MHz的有源环路滤波器获得该性能。由于ADF4159鉴频鉴相器（PFD）最大频率为110 MHz，并且AD8065运算放大器具有145 MHz的高增益带宽积，因此可获得该宽带宽环路滤波器性能。 　　有源滤波器中使用的AD8065运算放大器能够采用24 V电源电压工作，允许控制调谐

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：319488
    • 提供者：weixin_38695471

  1. 元器件应用中的PLL回路滤波器设计的调整指南

  2. 假设您已经通过迭代信息传递相位边限和回路带宽在锁相环（PLL）上花费了一些时间。但遗憾地是，还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气？想要放弃？等一下！你是否试过伽马优化参数？ 　　伽马优化参数 　　伽马是一个数值大于零的变量。当伽马等于1时，相位边限在回路频处会达到最大值（图1）。很多回路滤波器设计方法把伽马值设为1，这是个很好的起点，但还有进一步优化的空间。 　　图1：伽马等于1时的波德图 　　伽马能够有效用于优化带内相位噪

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：146432
    • 提供者：weixin_38670420

  1. 数据转换/信号处理中的如何设计并调试锁相环PLL

  2. 简介 　　设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。 　　仿真 　　如果不在特定条件下进行仿真，则估计一个PLL电路的规格将会是十分困难的。因此，进行PLL设计的第一步应当是仿真。我们建议工程师使用ADIsimPLL软件运行基于系统要求的仿真，包括参考频率、步进频率、相位噪声（抖动）和频率杂散限制。 　　许多工程师面对如何选择参考频率会感到无

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：282624
    • 提供者：weixin_38648968

  1. 快速锁定pll 锁相环

  2. 在快速锁定锁相环中对数控振荡器的增益校准 本发明涉及在快速锁定锁相环中对数控振荡器的增益校准。一种移动装置的设备，其可以为移动通信校准RF电路。所述设备可以包括：锁相环(PLL)，其包括数控振荡器(DCO)；以及耦合到所述PLL的一个或多个处理器。所述一个或多个处理器可以基于无线信道的目标频率来确定所述DCO的粗调设置；并且基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值。 锁相环快速锁定方法 本发明是一种在频率跃变后，快速锁定II型锁相环(PLL)而又不大量降级输出信号的方法

  3. 所属分类：电信

    • 发布日期：2020-10-09
    • 文件大小：118489088
    • 提供者：weixin_44035342

  1. NS LMK04800双回路PLL低噪音时钟抖动清理方案

  2. NS公司的LMK04800系列是双回路PLL的低噪音时钟抖动清理器，具有超低的RMS抖动性能：12kHz－20MHz为111fsRMS，100Hz－20MHz为123fsRMS，工作电压3.15V到3.45V，时钟速率高达1536MHz，可以满足新一代系统所需的要求，主要用在数据转换器时钟/无线基础设备，网络，SONET/SDH,DSLAM，医疗/视频/军用/航天以及测试测量设备。本文介绍了LMK04800主要特性，详细方框图和多种模式下的功能方框图以及典型应用电路。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：336896
    • 提供者：weixin_38700320
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 50 »