注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. VHDL 源程序集详细讲解 100例

  2. VHDL 源程序集 100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21

  3. 所属分类：其它

    • 发布日期：2009-05-03
    • 文件大小：233032
    • 提供者：tanhaijun2007

  1. 基于VHDL的编码器和译码器的设计

  2. 编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。

  3. 所属分类：嵌入式

    • 发布日期：2009-05-10
    • 文件大小：586752
    • 提供者：qqatt070901

  1. 数字抢答器大学本科毕业论文

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

  1. 数字抢答器毕业论文!!!!!!!

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-06-08
    • 文件大小：104448
    • 提供者：joechenwei

  1. 基于ATmega16L 单片机的六路抢答器设计

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：硬件开发

    • 发布日期：2009-06-12
    • 文件大小：35840
    • 提供者：cs87871510

  1. 数字电路课程设计（带仿真）

  2. 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：嵌入式

    • 发布日期：2009-06-15
    • 文件大小：466944
    • 提供者：haisarbai

  1. 计算机电子技术课程设计报告

  2. 一、概述 电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和2个4段数码管即相关电路组成；由555定时器和三极管构成的报警电路。接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。选手在定时时间内抢答时，抢答器 完成：优先判断、编号锁存、编号显

  3. 所属分类：专业指导

    • 发布日期：2009-06-17
    • 文件大小：392192
    • 提供者：jayzf0503

  1. 微机原理与接口技术试题及答案

  2. 三套微机原理与接口技术的试题及答案 得分 评阅人 1.RESET信号到来后8088/86的CS和IP 分别为 _FFFF_H 和_0000_H。 2. 在特殊全嵌套方式下，8259可响应 同级或高级 中断请求。 3. CPU与外设接口通过¬ 数据 总线传送状态信号与命令信号。 4. 8255有3种工作方式, 其中 方式2 只允许A口使用。 5. 有地址重迭现象的译码方式为 部分译码 和 线选法 。 6. 外设端口的编址方式有 I/O端口独.立编址 和 I/O 端口与存储器统一编址 。 7.IN

  3. 所属分类：嵌入式

    • 发布日期：2009-06-20
    • 文件大小：239616
    • 提供者：wyn12399

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-07-17
    • 文件大小：234496
    • 提供者：ft2569201

  1. 74系列芯片名称及解释

  2. 74系列芯片名称及解释 型号 内容 ---------------------------------------------------- 74ls00 2输入四与非门 74ls01 2输入四与非门 (oc) 74ls02 2输入四或非门 74ls03 2输入四与非门 (oc) 74ls04 六倒相器 74ls05 六倒相器(oc) 74ls06 六高压输出反相缓冲器/驱动 器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v) 74ls08 2输入四与门 74ls09

  3. 所属分类：嵌入式

    • 发布日期：2009-07-27
    • 文件大小：11264
    • 提供者：txwlltt

  1. 数字抢答器（数字电路）

  2. 一、摘  要：数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2009-08-10
    • 文件大小：398336
    • 提供者：bingyanhuohan

  1. VHDL语言100例

  2. VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程

  3. 所属分类：其它

    • 发布日期：2009-08-20
    • 文件大小：332800
    • 提供者：sfhgky

  1. VHDL语言100例

  2. 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19例 循环边界常数化测试 第20例 保护保留字 第21例 进程死锁 第22例 振荡与

  3. 所属分类：其它

    • 发布日期：2009-08-31
    • 文件大小：320512
    • 提供者：a339238363

  1. Verilog实例（经典135例）

  2. 很实用的Verilog实例！ 目录：王金明：《Verilog HDL程序设计教程》程序例子，带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波

  3. 所属分类：嵌入式

    • 发布日期：2009-09-08
    • 文件大小：130048
    • 提供者：kevinsjtu

  1. 数字逻辑课程设计之病房呼叫系统（含报告和电路设计图）

  2. 设计要求包括： 1. 用1～5个开关模拟5个病房的呼叫输入信号，1号优先级最高；1～5优先级依次降低； 2. 用一个数码管显示呼叫信号的号码；没有呼叫信号时显示0；有多个信号呼叫时，显示优先级最高的呼叫号，并发出5秒的呼叫声（用一个闪烁的指示灯模拟），其它呼叫用指示灯显示；当护士接受到信号，按下复位键时显示管被清零。

  3. 所属分类：专业指导

    • 发布日期：2009-12-16
    • 文件大小：182272
    • 提供者：pzg298110550

  1. 数字抢答器优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工

  2. 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。

  3. 所属分类：专业指导

    • 发布日期：2010-01-04
    • 文件大小：104448
    • 提供者：xiaohaiwuacer

  1. 数电课程设计 六路抢答器的设计

  2. 由电路的输入功能，为六路输入，优先的顺序，选用8线-3线优先编码器74LS148，优先选择后，用锁存器将编号锁存，再编号译码显示。这里锁存器用D触发器和RS触发器。译码显示用BCD-七段显示译码器，形成的LED灯显示的数字即为选手编号

  3. 所属分类：专业指导

    • 发布日期：2010-01-09
    • 文件大小：241664
    • 提供者：numberrongbo

  1. 优先译码器

  2. 优先译码器 verilog代码 硬件资源

  3. 所属分类：硬件开发

    • 发布日期：2014-06-02
    • 文件大小：2048
    • 提供者：yan363282186

  1. BCD码优先编码电路设计

  2. 74LS148是8线－3线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展

  3. 所属分类：讲义

    • 发布日期：2017-12-26
    • 文件大小：158720
    • 提供者：qq_41539485

  1. 杭电数电实验编码器、译码器的应用

  2. 一、实验目的 1.熟悉编码器、译码器的工作原理和使用方法。 2.掌握中规模集成编码器、译码器的逻辑功能及应用。 3.掌握编码器的设计方法及应用。 4.熟悉数码管的工作原理及使用方法。 二、实验仪器及器件 序号 仪器或器件名称 型号或规格 数量 1 逻辑实验箱 SBL型 1 2 双踪示波器 CS-4125、DS1022 1 3 指针式万用表 500HA型 1 4 8线-3线编码器 74LS148 1 5 3线－8线译码器 74LS138 1 6 七段译码驱动器 74LS48BCD 1 7 4输入二

  3. 所属分类：讲义

    • 发布日期：2018-12-23
    • 文件大小：392192
    • 提供者：wayuhang
« 12 3 4 5 »