注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. verilog实现2级流水线结构的16位加法器

  2. 由于在网上和书上看到的流水线结构全是基于阻塞赋值的，结果输出是正确的（大部分时间），但是存在亚稳态的情况，

  3. 所属分类：其它

    • 发布日期：2020-08-27
    • 文件大小：66560
    • 提供者：weixin_38747144

  1. FPGA研发之道(10)架构设计漫谈(五)数字电路的灵魂-流水线

  2. 流水线，最早为人熟知，起源于十九世纪初的福特汽车工厂，富有远见的福特，改变了那种人围着汽车转、负责各个环节的生产模式，转变成了流动的汽车组装线和固定操作的人员。于是，工厂的一头是不断输入的橡胶和钢铁，工厂的另一头则是一辆辆正在下线的汽车。这种改变，不但提升了效率，更是拉开了工业时代大生产的序幕。

  3. 所属分类：其它

    • 发布日期：2020-08-26
    • 文件大小：87040
    • 提供者：weixin_38675970

  1. 详解Vue2.X的路由管理记录之 钩子函数（切割流水线）

  2. 本篇文章主要介绍了Vue2.X的路由管理记录之 钩子函数（切割流水线），具有一定的参考价值，感兴趣的小伙伴们可以参考一下

  3. 所属分类：其它

    • 发布日期：2020-08-30
    • 文件大小：480256
    • 提供者：weixin_38717143

  1. 流水线ADC设计中的数字校淮算法与实现

  2. 数字校准是高速高精度流水线ADC设计中的关键技术之一。文章提出了一种可通过校准控制生成测试信号，自动计算权重来对流水线ADC中电容失配进行误差补偿的技术。该技术能有效地减小增益有限、电荷注入等非理想因素的影响，使校准输出后的数据拥有更高的准确度，提高了系统的线性度。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：245760
    • 提供者：weixin_38700240

  1. Hazard（CPU五级流水线改进版本）

  2. Hazard（CPU五级流水线改进版本）

  3. 所属分类：嵌入式

    • 发布日期：2016-03-19
    • 文件大小：7340032
    • 提供者：xiaoliizi

  1. 一种基于MDAC优化的低功耗流水线A/D转换器

  2. 设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术，并优化增益数模转换器（MDAC）的结构，降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器（OTA），通过动态偏置技术进一步降低功耗。芯片采用0.18 μm混合信号CMOS工艺，1.8 V单电源供电。经测试，流水线A/D转换器在5 MHz的输入频率下，信噪失真比（SNDR）为74.2 dB，无杂散动态范围（SFDR）为91.9 dB，整体功耗为210 mW。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：421888
    • 提供者：weixin_38739950

  1. 基于FPGA的流水线单精度浮点数乘法器设计

  2. 针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Lookahead Adder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14.7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Boot

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：811008
    • 提供者：weixin_38586942

  1. 基于流水线技术的全数字锁相环设计

  2. 为了提高全数字锁相环的系统运行速度、降低系统功耗，同时提高锁相系统的动态性能与稳态性能，提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计，并对所设计的电路进行了计算机仿真与分析。仿真结果证明，该锁相环中数字滤波器的参数能够根据相位误差的大小进行动态调节，既可加快锁相速度，又能增强系统的稳定性。利用流水线技术优化的整体电路能够减小系统延迟，降低系统总功耗。该锁相环可作为功能模块嵌入到片上系统，具有十分广泛的用途。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：1031168
    • 提供者：weixin_38582793

  1. 一种超低功耗的RISC-V处理器流水线结构

  2. 随着通信、芯片技术的高速发展，物联网将会是未来新一代信息技术的重要组成部分，也是促进生活智能化过程的强大动力。在IoT的终端设备应用中，超低功耗的微控制器扮演着不可或缺的角色。基于超低功耗嵌入式应用的设计目标，提出了一种基于RISC-V指令集架构的处理器流水线结构，考虑到功耗和性能的折中要求，采用了以两级按序流水线为主体，辅以其他组件流水线长度可变的流水线结构。并在VCS环境下验证了微控制器的逻辑功能，同时通过SMIC180工艺库在DC环境下完成了综合仿真，得到了微控制器的面积占比报告。最后通过

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：364544
    • 提供者：weixin_38682518

  1. 三级流水线RISC-V处理器设计与验证

  2. RISC-V作为一种开源精简指令集架构，自发布以来便得到了大量关注。设计了一种三级流水线的RISC-V处理器。其中，采用静态预测BTFN技术处理流水线执行中的分支情况，采用前向旁路传播技术解决数据冒险问题，同时，采用资源共享的办法，复用寄存器堆、加法器、选择器等模块，使设计面积得到一定的优化。在VCS和Verdi等EDA工具中，使用RV32I整数运算指令集对处理器进行了仿真测试，结果表明，所设计的处理器功能正确，达到预定目标。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：69632
    • 提供者：weixin_38714532

  1. XilinxSpartan-3E上实现31条MIPS指令流水线CPU

  2. XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理说明图，如有错误请联系邮箱zjuwhsina.cn指正，谢谢。

  3. 所属分类：专业指导

    • 发布日期：2015-10-09
    • 文件大小：142336
    • 提供者：zjuujz

  1. 流水线处理技术在数据集成中的应用

  2. 在数据集成中，经常碰到大数据量的集成问题，基于数据仓库方式的数据集成技术是一种比较流行的集成模式，提高该集成模式的查询以及实化视图的初始化效率、响应速度，并防止内存溢出，是数据集成中非常关注的地方。在基于数据仓库方式的数据集成模式中，利用基于内存控制的流水线处理方法，提高查询以及实化视图的初始化效率。实验证明，以上方法较同步方法不仅提高了数据集成效率，而且实现了内存控制。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：176128
    • 提供者：weixin_38595690

  1. 伊莱斯（ELESY）伺服在流水线上的应用

  2. 流水线路上连续输送货物搬运机械，又称输送线或者输送机，它一般包括牵引件、承载构件、驱动装置、张紧装置、改向装置和支承件等。流水线按照输送系列产品大体可以分为皮带流水线、板链线、倍数链线、插件线、网带线、悬挂线及滚筒流水线这七类。流水线输送能力大，运距长，还可在输送过程中同时完成若干工艺操作，所以应用十分广泛。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：155648
    • 提供者：weixin_38660108

  1. 一种12位50 MS／s CMOS流水线A／D转换器

  2. 设计了一个12位50 MS／s的流水线ADC，该电路使用0．18μm 1P6M工艺实现。通过取消前端采样保持电路，消除了采样保持电路引起的失真和带来的功耗开销；经过仔细匹配输入时间常数，保证ADC在输入高频信号时依然保持足够线性度；使用运放缩减技术，进一步辟低了功耗。仿真结果表明，该ADC满足设计要求。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：517120
    • 提供者：weixin_38538585

  1. 一种12位50MS/s CMOS流水线A/D转换器[图]

  2. 采用TSMC 0.18μm 1P6M工艺设计了一个12位50MS/s流水线A/D转换器(ADC)。为了减小失真和降低功耗，该ADC利用余量增益放大电路(MDAC)内建的采样保持功能，去掉了传统的前端采样保持电路，采用时间常数匹配技术，保证输入高频信号时，ADC依然能有较好的线性度；利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre时电路进行仿真。结果表明，输入耐奎斯特频率的信号时，电路SNDR达到72.19dB，SFDR达到88.23dB。当输入频率为50MHz

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：289792
    • 提供者：weixin_38705762

  1. 固定1024点流水线FFT处理器研究

  2. 快速傅里叶变换(FFT)算法实现的流水线结构FFT处理器在实时专用处理器中得到了广泛应用.Bi和Jones提出一种固定1024点流水线FFT处理器结构，该结构在运算的每级只采用一个复数乘法器.

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：199680
    • 提供者：weixin_38739164

  1. 嵌入式系统/ARM技术中的探秘X86架构CPU流水线

  2. 英文原文：A Journey Through the CPU Pipeline 　　作为程序员，CPU 在我们的工作中扮演了核心角色，因此了解处理器内部的工作方式对程序员来说不无裨益。 　　CPU 是如何工作的呢？一条指令执行需要多长时间？当我们讨论某个新款处理器拥有 12 级流水线还是 18 级流水线，甚至是更深的 31 级流水线时，这到些都意味着什么呢？ 　　应用程序通常会将 CPU 看作是黑盒子。程序中的指令按照顺序依次进入 CPU,执行完之后再按顺序依次从 CPU 中出来，而内部到

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：263168
    • 提供者：weixin_38672807

  1. MES的可重构在平面分段流水线上的应用研究

  2. 在对制造执行系统可重构理论分析的基础上，结合船舶平面分段流水线特点，从组织结构，车间制造资源，生产流程三个方面，探讨MES的可重构在平面分段流水线上的应用，发挥船舶分段制造分道作业的优势。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：146432
    • 提供者：weixin_38635682

  1. 基于FPGA的高速流水线浮点乘法器设计与实现

  2. 设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法，改进的4:2压缩结构和部分积求和电路，完成Carry Save形式的部分积压缩，再由Carry Look-ahead加法器求得乘积。时序仿真结果表明该乘法器可稳定运行在80M的频率上，并已成功运用在浮点FFT处理器中。

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：419840
    • 提供者：weixin_38699492

  1. 流水线ADC中高速比较器的设计和分析

  2. 设计了一个高速电压比较器，比较器由前置放大器和带复位端的动态比较器组成。采用charted 公司的0.35um/3.3v 模型，通过CADENCE 进行模拟仿真，电路获得了高速、高分辨率的特性。在100Ms/s 的工作频率下电路消耗0.29mw 的功耗，并且具有6.5mv 的低失调电压。因此，该电压比较器可适用于流水线ADC。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：231424
    • 提供者：weixin_38740391
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 50 »