注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. DSP接口电路设计与编程

  2. 内容简介 本书以ADSP2106x、ADSP2116x系列高性能浮点DSP为主，介绍了以数字信号处理器(DSP)为核心的实时数字信号处理的系统设计，详细论述了DSP与多种外围接口电路的设计方法，包括各种存储器、模数和数模转换电路、异步串行接口、地址/数据复用总线、扩展I/O、CPCI总线，以及相关的软件编程和调试方法，还介绍了高速数字电路、数模混合电路的印制板设计方法。 本书面向通信、雷达和电子工程类领域的科研和工程设计人员以及相关专业的研究生和高年级本科生。 目录 第1章 DSP的结构和功能

  3. 所属分类：硬件开发

    • 发布日期：2009-09-26
    • 文件大小：10485760
    • 提供者：menglimin

  1. EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

  2. 用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

  3. 所属分类：交通

    • 发布日期：2010-11-11
    • 文件大小：2097152
    • 提供者：ssolriu

  1. 数字电路设计

  2. 数字电路设计 在数字电路课里，对常用数字部件，如加法器、比较器、数据分配器与选择器、计数器、编码器及译码器 等功能部件的设计进行了较详细地讨论。故这里只打算就由以上功能部件组成数字系统的一些问题加以讨论。

  3. 所属分类：电信

  1. protel应用实践—七段译码电路的实现

  2. 这是一份基于protel的七段译码电路课程设计，包括pcb版的制作以及电路原理图的仿真。

  3. 所属分类：专业指导

    • 发布日期：2012-09-18
    • 文件大小：750592
    • 提供者：susanfb

  1. 题 目: 彩灯循环显示控制电路设计

  2. 题 目: 彩灯循环显示控制电路设计 初始条件： 74LS160计数器、74HC390计数器、74HC139译码管、脉冲发生器、数码管和必要的门电路，可以选用其他的计数器和集成电路，但必须给出原理说明 要求完成的主要任务: 以LED数码管作为控制器的显示元件，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后由依次显示出自然数列、奇数列、偶数列和音乐符

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：348160
    • 提供者：vs_nbbz

  1. 题 目: 彩灯循环显示控制电路设计

  2. 题 目: 彩灯循环显示控制电路设计 初始条件： 74LS160计数器、74HC390计数器、74HC139译码管、脉冲发生器、数码管和必要的门电路，可以选用其他的计数器和集成电路，但必须给出原理说明 要求完成的主要任务: 以LED数码管作为控制器的显示元件，它能自动地依次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列），0、2、4、6、8（偶数列）和0、1、2、3、4、5、6、7、0、1（音乐符号数列），然后由依次显示出自然数列、奇数列、偶数列和音乐符

  3. 所属分类：专业指导

    • 发布日期：2009-01-09
    • 文件大小：347136
    • 提供者：vs_nbbz

  1. 八路抢答器的电路设计

  2. 一．设计题目 设计一个8路抢答器 二．设计要求 1．给定的主要器件：74LS148 、74LS573 、555 、计数器 2. 功能要求：设计一个智力竞赛抢答器，可同时共8名选手参加比赛，并具有定时抢答功能。具体功能要求如下： 基本功能： （1） 设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛， （2） 主持人可以进行预置分数和加/减分控制。 （3） 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出

  3. 所属分类：专业指导

    • 发布日期：2009-03-06
    • 文件大小：508928
    • 提供者：lanyouyuan11

  1. proteus8.6：译码器74LS138和门电路设计一个全加器

  2. proteus8.6：译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。

  3. 所属分类：嵌入式

    • 发布日期：2020-06-01
    • 文件大小：7168
    • 提供者：weixin_43965339

  1. 地址译码电路与IO接口protues--完整.rar

  2. 1）理解 8086 最小系统设计，了解 CPU 常用的端口连接总线的方法。 2）掌握 74HC245、74HC373 进行数据读入与输出，理解输入输出接口基本原理。 3）学习 3-8 译码器在接口电路中的应用,掌握地址译码电路的一般设计方法。

  3. 所属分类：其它

    • 发布日期：2020-06-26
    • 文件大小：153600
    • 提供者：weixin_43632562

  1. 一种DSP内嵌DARAM的电路设计与ADvance MS仿真

  2. 绍了一种DSP芯片内嵌DARAM的电路结构，详细分析了接口电路中各个模块的功能，包括地址译码电路，字线译码电路，位线选择电路及控制电路四部分内容。着重介绍了控制电路的原理，及如何实现一个周期“双存取”的功能。利用数模混合仿真工具ADvance MS对整体电路进行仿真，结果证明DARAM可以在一个时钟周期内完成一次读和一次写操作，实现预期的功能，为DSP设计乃至SOC的设计工作提供了参考。

  3. 所属分类：其它

    • 发布日期：2020-08-29
    • 文件大小：202752
    • 提供者：weixin_38651450

  1. 双网传真机的编译码电路设计与实现

  2. 对双网数字传真机硬件系统中的编码和译码电路进行设计，并采用FPGA芯片进行系统实现和验证。其中的编译码电路分别采用两级编码和快速译码的思路，利用硬件描述语言设计和仿真，简化了逻辑电路的实现。验证测试表明，该电路增强了系统的稳定性和可靠性，提高了编译码效率，缩短了开发周期。

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：292864
    • 提供者：weixin_38529951

  1. 双网传真机的编译码电路设计与实现[图]

  2. 对双网数字传真机硬件系统中的编码和译码电路进行设计，并采用FPGA芯片进行系统实现和验证。其中

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：246784
    • 提供者：weixin_38654315

  1. 动态扫描数字钟电路设计与制作

  2. 摘要：给出了一种数字钟电路设计的具体方法，采用石英晶体振荡器和分频器产生秒时钟信号，以动态扫描方式将计数结果进行译码，最终在共阴极LED数码管上显示时.分.秒时间.电路主要采用中规模CMOS集成电路纯硬件实现，覆盖内容广泛.涉及知识点较多.将其列入自主实验内容，对提高工程设计能力.综合运用各种知识分析问题.解决实际问题的能力等方面有显着效果. 　　0 引言 　　在电子技术实验教学中，构建的电路设计理念，提高的电路设计能力，是教学的根本目的和核心内容.数字钟电路的设计包括了时序逻辑电路.组合逻

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：198656
    • 提供者：weixin_38680247

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计及实现

  2. 卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时，它比其它概率译码算法效率更高、速度更快，译码器的硬件结构比较简单。随着可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。 　　一、译码器功能分析 　　译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：211968
    • 提供者：weixin_38707061

  1. 基于89C51单片机的编码译码显示实验电路设计

  2. 当前手工拨盘方式编码译码显示实验电路存在输入信号不稳定、控制性较差等缺点， 为了克服上述缺点， 电路设计采用89C51 单片机为核心器件作为编码信号发生器和自动控制系统。通过Pro teus 平台仿真和实验调试， 电路能产生高质量输入信号和实现自动控制， 较好地解决了手工拨盘方式编码译码显示实验电路存在的缺陷。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：253952
    • 提供者：weixin_38722329

  1. 单片机与DSP中的基于89C51单片机的编码译码显示实验电路设计

  2. 摘 要：当前手工拨盘方式编码译码显示实验电路存在输入信号不稳定、控制性较差等缺点， 为了克服上述缺点， 电路设计采用89C51 单片机为核心器件作为编码信号发生器和自动控制系统。通过Pro teus 平台仿真和实验调试， 电路能产生高质量输入信号和实现自动控制， 较好地解决了手工拨盘方式编码译码显示实验电路存在的缺陷。 　　0  引 言 　　在日常数字逻辑电路实验中编码译码显示实验电路是编码、译码、显示三个电路的综合运用， 在数字逻辑实验电路中具有重要的地位， 在实验的过程中， 时常会出现显

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：283648
    • 提供者：weixin_38745891

  1. PCB技术中的基于FPGA的PCB测试机硬件电路设计

  2. 摘要：为了提高PCB 测试机的测试速度，简化电路板的设计，提高系统的可重构性和测试算法移植的方便性，提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案。 设计中选用Altera公司的现场可编程门阵列(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言，完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。 　　　关键词：PCB 测试；可重构FPGA ；PC104 总线；Verilog 引言        

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：93184
    • 提供者：weixin_38531210

  1. 简易交通灯控制电路设计

  2. 利用计数器和必要的门电路设计简易交通灯控制电路，红绿灯交替点亮90秒。使用74LS90为计数器件，利用T触发器的翻转功能，（本实验将不采用译码器而采用T触发器进行实验），查阅器件参数手册，设计功能电路实现红绿灯交替转换点亮90S。

  3. 所属分类：电信

    • 发布日期：2021-01-06
    • 文件大小：123904
    • 提供者：qq_43543515

  1. 动态扫描数字钟电路设计与制作

  2. 摘要：给出了一种数字钟电路设计的具体方法，采用石英晶体振荡器和分频器产生秒时钟信号，以动态扫描方式将计数结果进行译码，终在共阴极LED数码管上显示时.分.秒时间.电路主要采用中规模CMOS集成电路纯硬件实现，覆盖内容广泛.涉及知识点较多.将其列入自主实验内容，对提高工程设计能力.综合运用各种知识分析问题.解决实际问题的能力等方面有显着效果. 　　0 引言 　　在电子技术实验教学中，构建的电路设计理念，提高的电路设计能力，是教学的根本目的和内容.数字钟电路的设计包括了时序逻辑电路.组合逻辑电路

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：229376
    • 提供者：weixin_38691669

  1. 基于FPGA的PCB测试机硬件电路设计

  2. 摘要：为了提高PCB 测试机的测试速度，简化电路板的设计，提高系统的可重构性和测试算法移植的方便性，提出了一种基于FPGA的PCB测试机的硬件控制系统设计方案。 设计中选用Altera公司的现场可编程门阵列(FPGA)EP1K50，利用EDA设计工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述语言，完成了控制系统的硬件设计及调试，解决了由常规电路难以实现的问题。 　　　关键词：PCB 测试；可重构FPGA ；PC104 总线；Verilog 引言        

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：92160
    • 提供者：weixin_38732252
« 12 3 4 5 6 7 8 9 10 ... 36 »