注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. g729b VC工程，带函数执行次数、执行时间分析，方便优化

  2. 用于ASIC或者DSP设计的g.729b完整可用的纯C代码；其中有完整的函数执行次数和总执行时间的分析结果（原创，这也是为什么这个资源要10分）。由于分析时加入了测试代码，执行时间偏长，但执行次数和执行时间比例关系没有影响。分析执行效率采用的是内部的tstseq1.bin文件，纯PCM文件，9.98秒长，16bit x 8k采样。本源代码工程分编码和解码两部分，包括6对测试用例。在VC6下编译通过。

  3. 所属分类：C++

    • 发布日期：2009-02-21
    • 文件大小：3145728
    • 提供者：kongxfls

  1. 专用集成电路设计方法

  2. 本书主要介绍专用集成电路的设计方法。全书共分六章，分别阐述了ASIC设计的基础；ASIC的高层设计语言（VHDL）；数字逻辑系统的仿真工具；专用集成电路的设计实现以及ASIC的故障分析与测试。本书可作为电子类、通信类和计算机类本科生和研究生的教学用书，也可供从事电路与系统设计的科技人员阅读和参政

  3. 所属分类：嵌入式

    • 发布日期：2019-01-13
    • 文件大小：28311552
    • 提供者：qq_24961281

  1. 使用 Simulink 加快电力变换器 设计的10个方法

  2. 中文版Matlab官方指导文档，不仅包含Buck-Boost变换器热模型仿真，还有很多延伸案例链接； 10 个方法的摘要 1. 同时对模拟和数字元件进行仿真 2. 自动执行频域中的控制器分析和调节 3. 仿真控制算法以改进电能质量 4. 检验各种操作条件下的故障检测、模式逻辑和调度控制 5. 检验电力变换器在较大电气系统内的工作情况 6. 在处理器上验证控制代码而不损坏电气系统硬件 7. 生成控制代码进行实时测试 8. 开发电气系统的实时仿真 9. 利用您的模型生成用于微处理器、FPGA 或

  3. 所属分类：专业指导

    • 发布日期：2019-05-01
    • 文件大小：1048576
    • 提供者：qq_22433397

  1. 通过实施有源滤波，减少噪声敏感、高瞬态应用的负载电容.pdf

  2. 电源架构师从事需要低输出噪声和快速瞬态响应的系统设计，如RF发射器、功率放大器、测试系统、显示器、支持低电压ASIC的设计和激光二极管发射机等，明白到当时用无源元件来尝试特定设计电源系统以满足上述两个要求，而这两个目标会是截然相反的。最大限度降低周期性和随机偏差（PARD）需要进行滤波，而滤波却会阻碍快速瞬态响应。

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：3145728
    • 提供者：weixin_39840914

  1. 单层镉-碲化物混合有源像素探测器中的3D粒子轨迹重建

  2. 在过去的几十年中，对无中微子双β衰变的探索推动了各种探测器技术的许多发展。 高像素化半导体检测器是该领域的一个新分支，例如CdTe-Timepix检测器。 它包括一个尺寸为14 mm×14 mm×1 mm的碲化镉传感器，其ASIC的像素间距为256×256，像素间距为55 µm，可用于获取每个像素的光谱或定时信息。 在常规操作中，它可以提供粒子轨迹的二维投影。 但是，对于无中微子双β衰变搜索和其他应用而言，三维轨迹是理想的。 在本文中，我们提出了一种获取此类轨迹的方法。 该方法是通过模拟进行开发

  3. 所属分类：其它

    • 发布日期：2020-04-02
    • 文件大小：1048576
    • 提供者：weixin_38501826

  1. SIEMENS SITRANS F C科里奥利质量流量计产品样本.pdf

  2. SIEMENS SITRANS F C科里奥利质量流量计产品样本pdf,SIEMENS SITRANS F C科里奥利质量流量计产品样本质量流量计 SITRANS FC MASSELO科里奥利质量流量计系统信息 介绍 特性 更好的灵活性 产品系列全面 ·统一的传感器接口,使所有变送器可以即插即用 使用同样的变送器和传感器,可以实现一体式或分体式安装 易于调试 所有 MASSELO科里奧利流量计都配有一个 SENSORPROM存储芯 片,标定数据和变送器的设定值会一直存储在芯片里。 在调试时,无需

  3. 所属分类：其它

    • 发布日期：2019-10-31
    • 文件大小：5242880
    • 提供者：weixin_38743506

  1. leon3（sparc处理器）全套资料，包括源代码，文档，综合脚本，验证代码

  2. eon3（sparc处理器）全套资料，包括源代码，文档，综合脚本，验证代码，可以做到FPGA中测试，也可以开发出ASIC 处理器 , 开发 , 源代码 , 资料

  3. 所属分类：专业指导

    • 发布日期：2019-08-25
    • 文件大小：12582912
    • 提供者：drjiachen

  1. 基于FPGA的GPS接收机的架构设计与研究

  2. 针对目前采用ASIC芯片的GPS接收机的算法固化、硬件架构难以改变和扩展性差的缺点,提出了一种基于FPGA的GPS接收机的架构设计。该GPS接收机采用嵌入软核处理器的现场可编程阵列器件(FPGA)芯片上完成GPS信号捕获、跟踪、解算等一系列操作和运算,大大提高了GPS接收机的集成度、扩展性和兼容性。经过测试表明,该GPS接收机在单频、单点的条件下能够可靠实现符合预期的定位功能,具有一定的工程实用性。

  3. 所属分类：其它

    • 发布日期：2020-07-26
    • 文件大小：802816
    • 提供者：weixin_38684328

  1. VHDL应用于专用集成电路功能仿真的研究

  2. 研究了如何对一个ASIC系统(以8051微控制器为例)应用VHDL进行功能仿真的方法,在ACTIVE-VHDL软件环境下应用该语言编制了8051微控制器的功能仿真程序并进行了测试。测试结果表明该程序运行是正确的。本文给出的方法在ASIC的高层次设计上迈出了重要的一步,在工程实践中具有广泛的应用价值。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：92160
    • 提供者：weixin_38735887

  1. 开放性32位RISC处理器IP核的比较与分析

  2. 比较和分析了LEON2，OpenRISC1200，NiosII 等3 种开放性RISC 处理器IP 核的结构特点， 然后分以三种处理器为核心在FPGA 平台上构建了一个评测系统， 采用Dhrystone 2.1 基准测试程序评测了它们的性能最后在0.18um 的CMOS工艺下进行了综合， 给出了它们在ASIC 平台下面积和频率的比较。

  3. 所属分类：其它

    • 发布日期：2020-08-04
    • 文件大小：106496
    • 提供者：weixin_38629042

  1. i_axi_x2h.zip

  2. AXI总线到AHB总线的桥接电路，经过ASIC和Xilinx FPGA仿真和测试通过，且通过SoC流片检验，能够完美实现AXI总线到AHB总线的协议转换。

  3. 所属分类：硬件开发

    • 发布日期：2020-08-12
    • 文件大小：69632
    • 提供者：weixin_44029272

  1. 基于FPGA的真随机数发生器设计与实现

  2. 设计并实现了一种基于FPGA的真随机数发生器，利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为随机源，使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Xilinx Virtex-5平台的测试实验中，探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过DIEHARD测试，性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ASIC设计，大大缩短了开发周期。

  3. 所属分类：其它

    • 发布日期：2020-08-08
    • 文件大小：564224
    • 提供者：weixin_38522529

  1. Mentor Graphics宣布推出新的用于PCIe 4.0的验证IP

  2. Mentor Graphics公司（纳斯达克代码：MENT）今天宣布其新的Mentor:registered:EZ-VIP PCI Express验证IP的即时可用性。这一新的验证IP (VIP)可将ASIC（应用程序特定集成电路）和FPGA（现场可编程门阵列）设计验证的测试平台构建时间减少多达10倍。

  3. 所属分类：其它

    • 发布日期：2020-08-18
    • 文件大小：77824
    • 提供者：weixin_38545332

  1. SpaceWire高速总线节点控制器的设计与实现

  2. 针对空间应用中有效载荷对数据高速传输的要求，根据SpaceWire（SpW）协议提出了一种SpaceWire节点控制器的设计方案。使用Verilog可编程语言进行逻辑设计，实现了节点控制器IP，以XC4VSX55 FPGA做原型验证，验证了系统整体设计的可行性。在专用集成芯片龙芯1E300中实现了该知识产权核（Intellectual Property，IP），搭建测试环境，验证了数据传输过程中的同步性和准确性，ASIC实际测试结果表明设计的节点控制器信号传输速率可达200 Mb/s，满足协议规

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：445440
    • 提供者：weixin_38589168

  1. CPLD应用于嵌入式系统与CAN总线网络通信

  2. 可编程逻辑器件PLD（Programmable logic Device）就是由用户进行编程实现所需逻辑功能的数字专用集成电路ASIC。可编程逻辑器件在现代电子工程设计中得到了广泛应用。它是在PAL，GAL等逻辑器件的基础上发展起来的，具有高密度，高速度，低功耗体系结构和逻辑单元，灵活以及运用范围宽等特点，同时还具有设计周期短，制造成本低，开发工具先进，标准产品无需测试，质量稳定及可实时布线检验等优点。

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：181248
    • 提供者：weixin_38714910

  1. DSP中的最新FPGA芯片功能介绍

  2. 多年以来，在ASSP、ASIC、DSP、FPGA等芯片的选择问题上，高端通信系统设计师总面临诸多棘手而复杂的难题。虽然这些芯片技术在价格与性能方面各有优劣，但是FPGA供应商一直宣称：与复杂且昂贵的ASIC相比，它们提供的产品在多个方面都更胜一筹，例如具有更快的产品上市速度，以及更多的设计灵活性。然而截至目前，在与DSP的竞争中，人们却普遍认为，FPGA在性价比方面的表现远不如DSP。不过，技术咨询公司Berkeley Design Technology（BDTI）一项最新但是具有争议性的基准测

  3. 所属分类：其它

    • 发布日期：2020-10-23
    • 文件大小：199680
    • 提供者：weixin_38665804

  1. 验证基带接收机的方法

  2. 在传统意义上的无线通信系统中，射频领域的模拟信号可使用模拟技术解调为同相和正交分量。但在当今软件定义的无线技术时代，中频信号经过变频处理后通常会使用模数转换器进行数字化处理，然后再将数字信号馈入基带进行解调和解码。 　　由于ADC的输出是数字信号，而用于接收机测试的标准频谱分析仪通常都是测量模拟信号，因此测量ADC的输出信号是一个挑战。面对这个挑战，其中一个解决方案是使用逻辑分析仪捕获数字数据，直接分析ADC的数字位。这种方法的困难在于要将捕获到的数据处理成有意义的结果，而大多数逻辑分析仪应用软

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：112640
    • 提供者：weixin_38536841

  1. 扩频通信芯片STEL-2000A的FPGA实现

  2. 针对传统集成电路(ASIC)功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDSIP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入π／4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在VIrtex-IIPro开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：522240
    • 提供者：weixin_38683562

  1. 逻辑分析内核在FPGA电路内调试的应用

  2. 随着FPGA的设计速度、尺寸和复杂度明显增长，使得整个设计流程中的验证和调试成为当前FPGA系统的关键部分。获得FPGA内部信号有限、FPGA封装和印刷电路板（PCB）电气噪声，这一切使得设计调试和检验变成设计周期中最困难的流程。另一方面，几乎当前所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速的向高速串行接口的方向发展，FPGA也不例外，每一条物理链路的速度从600Mbps到高达10Gbps,高速IO的测试和验证更成为传统专注于FPGA内部逻辑设计的设计人员

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：145408
    • 提供者：weixin_38603704

  1. 嵌入式系统/ARM技术中的简便的包含嵌入式存储器的FPGA结构实现

  2. 1.引言 　　传统上 FPGA只能实现相对较小的逻辑电路，随着工艺技术的提高，FPGA的容量和性能也不断提高，FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：168960
    • 提供者：weixin_38693506
« 1 2 3 4 56 7 8 9 »