注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的典型ASIC设计主要流程

  2. 典型ASIC设计具有下列相当复杂的流程：  1) 、结构及电气规定。  2）、RTL级  典型ASIC设计具有下列相当复杂的流程：  1) 、结构及电气规定。  2）、RTL级代码设计和仿真测试平台文件准备。  3）、为具有存储单元的模块插入BIST(Design For test 设计)。   4）、为了验证设计功能,进行完全设计的动态仿真。   5）、设计环境设置。包括使用的设计库和其他一些环境变量。   6）、使用 Design Compiler工具,约束和综合设计,并且加入扫描链（或者J

  3. 所属分类：其它

    • 发布日期：2020-11-19
    • 文件大小：39936
    • 提供者：weixin_38507923

  1. 基础电子中的边界扫描测试技术

  2. 扩展到系统级的基础结构是提供单点接入到多扫描链，以支持隔离的诊断能力。这可以用于CPLD和FPGA系统内配置的最佳化，以及编程闪存时存储器读/写周期的最佳化。 　　它也支持板到板内连测试(用于背投内连失效诊断)到端口连接器引脚级。另一个优点是在产品装运前提供系统测试，这包括固件检验和简化固件更新。 　　扩展边界扫描到系统级提供执行嵌入式测试结构(即器件级BIST)的基础结构，这可在EPGA、ASIC和SoC中实现。 　　另外，它提供单点接入能力来支持环境重点测试和精确的引脚级诊断。 　

  3. 所属分类：其它

    • 发布日期：2020-11-22
    • 文件大小：161792
    • 提供者：weixin_38593738

  1. ST测试65nm多标准硬盘驱动器物理层IP模块

  2. ST宣布公司制造出65nm串行接口MIPHY（多接口PHY）物理层接口IP（知识产权）模块。ST设计这款宏单元旨在于将其与其它功能一起集成到支持3 Gbps和6 Gbps的移动和台式计算机串行ATA（SATA）硬盘驱动器(HDD)的低功耗系统芯片(SoC)内。     通过制造和验证这款65nm接口设计，ST正在为今年下半年系统芯片向65nm技术过渡做准备，以便与客户一起分享低功耗要求和更小的物理尺寸带来的好处。经过验证的IP模块将大幅度压缩新产品的上市时间，减少新的ASIC的开发成本。此外

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：55296
    • 提供者：weixin_38630358

  1. ASIC 设计流程 (ADF)

  2. + ADF 产品 + 电脑辅助测试 (CAT) 系统 ADF 提供了完整且容易使用的 SoC 深亚微米设计环境，以及与客户合作中使用的 CMOS18 与 CMOS12 工具组，而且还拥有技术与客户工程团队 (TCEG) 的支持。它能够使用领先业界的外部与特有 EDA 工具组合来进行 SoC 开发，完美集成器件库、存储器、IP 与工具组以有效率地实现复杂的设计。在支持多重仿真的确认 (sign-off) 环境之外，标准延迟格式 (SDF, Standard Delay Format)

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：58368
    • 提供者：weixin_38597889

  1. EDA/PLD中的ASIC设计基础

  2. 1 介绍 一旦一个设计流片，你便希望它是正确的。时间，金钱还有你的名誉可能会因为ASIC的一个故障而一无所有。这门课程将涵盖流片前所有要做的步骤，这些步骤将会将你第一次流片失败的可能性减到最小，成功率达到最大。这些步骤包括怎样去写设计说明，由上到下的设计，仿真，测试向量生成，还有好的程序练习。 这份报告是针对于那些从事ASIC设计或正准备设计的工程师的。那些从未设计过ASIC的工程师会发现这门课程是非常有益的，那些有经验的设计师会发现这门课程是非常有用的参考书目。 1.1 什么是ASIC

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：101376
    • 提供者：weixin_38686267

  1. ASIC及集成系统设计方法

  2. *系统设计过程和设计思想 *ASIC设计及CAD技术 　 系统设计过程*设计前期：将用户要求转换为用于设计的技术规范。*设计过程：软/硬件划分、电路设计与软件开发、系统仿真、可靠性分析、制造和生产、系统测试。*设计后期：为系统软件和硬件的测试生产测试程序和测试矢量。 　 系统设计方法 *层次设计方法：系统级、寄存器传输级、门级、电路级和器件级。 *Bottom-up Design Method *Top-down Design Method—高级综合方法 　 ASIC设计 *按电路规模分：SSI

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：67584
    • 提供者：weixin_38575456

  1. 电子测量中的可降低下一代IC测试成本的确定性逻辑内置自测技术

  2. 20世纪70年代随着微处理器的出现，计算机和半导体供应商逐渐认识到，集成电路需要在整个制造过程中尽可能早地进行测试，因为芯片制造缺陷率太高，不能等到系统装配好后再测试其功能是否正确，所以在IC做好之后就应对它进行测试，一般在自动测试设备上采用仿真完整系统激励和响应的功能测试方案进行。 功能测试使制造过程更加经济高效，因为可以保证装配好的电路板和系统都是由已知完好的部件构成，所以成品工作正常的可能性更高。功能测试代表了第一代IC测试，广泛应用了近二十年。随着电子产品越来越复杂专业，专用集成电路(

  3. 所属分类：其它

    • 发布日期：2020-12-09
    • 文件大小：120832
    • 提供者：weixin_38615591

  1. 模拟技术中的基于PSL语言的数字集成电路功能覆盖率测试

  2. 设计复杂度的增加、IP重用等当前复杂SoC/ASIC设计的特性要求对设计的功能进行更加充分的验证。基于PSL的功能覆盖率分析与传统的代码覆盖率分析共同构成了一个完整的衡量电路验证质量的尺度，这一全新设计方法学的使用将有效 提高验证的质量和效率。　　随着集成电路的广泛应用，对功能正确性及速度、功耗、可靠性等都有严格要求。其中，功能正确性是最基本的要求。2003 年度的国际半导体技术发展报告（International Technology Roadmap for Semicon

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：133120
    • 提供者：weixin_38576811

  1. EDA/PLD中的基于FPGA的VRLA蓄电池测试系统设计

  2. 现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设采用FPGA现场可编程器件实现VRLA蓄电池测试系统的复杂数据采集电路、USB数据通信接口、寄存器电路、越限报警电路等关键模块的设计，其中数据采集电路模块用差动式模拟开关电路替代双刀式继电器模拟开关。        整体架构利用了FPGA编程灵活、加密性好、设计制造

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：194560
    • 提供者：weixin_38517095

  1. EDA/PLD中的基于FPGA系统易测试性的研究

  2. 引 言 　　现代科技对系统的可靠性提出了更高的要求，而FPGA技术在电子系统中应用已经非常广泛，因此FPGA易测试性就变得很重要。要获得的FPGA内部信号十分有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计中最困难的一个流程。另一方面，当前几乎所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速向高速串行接口的方向发展，FPGA也不例外。每一条物理链路的速度从600 Mbps到10 Gbps，高速I／O的测试和验证更成为传统专

  3. 所属分类：其它

    • 发布日期：2020-12-07
    • 文件大小：153600
    • 提供者：weixin_38502722

  1. 单片机与DSP中的基于扫描的DFT对芯片测试的影响

  2. 基于扫描的DFT对芯片测试的影响 http:www.guangdongdz.com  2006-05-06   引言随着ASIC电路结构和功能的日趋复杂，与其相关的测试问题也日益突出。在芯片测试方法和测试向量生成的研究过程中,如何降低芯片的测试成本已经成为非常重要的问题。DFT(可测性设计)通过在芯片原始设计中插入各种用于提高芯片可测性的逻辑，从而使芯片变得容易测试，大大降低了芯片的测试成本。目前比较成熟的可测性设计主要有扫描设计、边界扫描设计、BIST（Built In Sel

  3. 所属分类：其它

    • 发布日期：2020-12-13
    • 文件大小：88064
    • 提供者：weixin_38642285

  1. 大规模ASIC的线长驱动合法化算法

  2. 总体布局完成之后的核心任务就是单元位置的合法化，即在将所有的单元安放到布局区并与合理位置（站点）对齐的同时，消除单元间的重叠。专用集成电路，专用集成电路）的布局过程，提出一种基于线长驱动的合法化算法。它以电路总线长为优化目标，同时考虑单元布局合理位置的约束和预布障碍。在ISPD'11和DAC'12竞赛示例上进行的测试结果表明了算法在线长保护及优化方面的效果。大规模ASIC多种特征电路的布局合法化问题。

  3. 所属分类：其它

    • 发布日期：2021-03-17
    • 文件大小：785408
    • 提供者：weixin_38713393

  1. btcgarden_PCB:比特币ASIC矿工PCB和OS设计-源码

  2. 比特花园主板设计及操作系统源码 硬件测试 绿色接插件的红色线为12V输入的+极，黑色为冗余。 软件配置 1，矿机默认登陆配置IP地址为 2，在浏览其中输入立即打开配置页面。 3，配置如下图示：注意：时钟设置为1-4。分别对应：7-8-9-10。测试矿池不同可能略微有偏差。选项5为超频选项，不建议使用 操作系统 操作系统基于RT-Thread植入。RT-Thread是一个主要由中国开源社区主导开发的开源实时操作系统。

  3. 所属分类：其它

    • 发布日期：2021-03-11
    • 文件大小：22020096
    • 提供者：weixin_42135753

  1. 逻辑：CMake，SystemVerilog和SystemC实用程序，用于创建，构建和测试FPGA和ASIC的RTL项目-源码

  2. 逻辑 CMake，SystemVerilog和SystemC实用程序，用于为FPGA和ASIC创建，构建和测试RTL项目。 包括： CMake实用程序，用于快速构建和测试RTL项目 SystemVerilog模块，用于创建高质量的RTL项目 具有SystemC的UVM的现代C ++框架，可为RTL项目创建高质量和高性能的测试 好处 快速设置 跨平台，跨IDE 无需为仿真和综合创建单独的脚本 无需为不同的工具（Intel Quartus，Xilinx Vivado，Verilator，Mo

  3. 所属分类：其它

    • 发布日期：2021-01-30
    • 文件大小：452608
    • 提供者：weixin_42102358

  1. 如何着手进行LTE测试？

  2. 使用任何新技术时，生产工程师面临的挑战就是要测试哪些内容以及为什么要测试它们。对于现代化智能手机或平板电脑这样复杂的设备来说，这一点尤其棘手。至于LTE,其复杂程度前所未有，完全测试下来就需要将设备整天放在测试仪上。 　　生产中的基本假设必须是，工程部门交付的设计能够满足客户的所有需求并且在正确组装以后能够实现一致的功能。尽管支持这一假设会为设计团队及其流程增加负担，但如果没有这一保证，对于当今极其复杂的设备，测试范围将会过大而无法检查出所有的可能性。生产车间不是检验数百万固件生产线或是检验与

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：1048576
    • 提供者：weixin_38574410

  1. 浅谈模块电源的噪声测试方法

  2. 目前，模块电源的设计日趋规范化，控制电路倾向于采用数字控制方式，非隔离式DC-DC变换器（包括VRM）比隔离式增长速度更快。随着半导体工艺和封装技术的改进，高频软开关技术的大量应用，模块电源的功率密度越做越高，模块电源的功率变换效率也越来越高，体积越来越小，出现了芯片级的模块电源。模块电源普遍用于交流设备、接入设备、挪动通讯、微波通讯以及光传输、路由器等通讯范畴和汽车电子、航空航天等。其特点是可为专用集成电路（ASIC）、数字信号处理器 （DSP）、微处理器、存储器、现场可编程门阵列 （FPGA

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：70656
    • 提供者：weixin_38653443

  1. 典型ASIC设计详细流程

  2. 典型ASIC设计具有下列相当复杂的流程： 　　1） 、结构及电气规定。 　　2）、RTL级代码设计和仿真测试平台文件准备。 　　3）、为具有存储单元的模块插入BIST（Design For test 设计）。 　　4）、为了验证设计功能，进行完全设计的动态仿真。 　　5）、设计环境设置。包括使用的设计库和其他一些环境变量。 　　6）、使用 Design Compiler工具，约束和综合设计，并且加入扫描链（或者JTAG）。 　　7）、使用 Design Compiler自带静态时序

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：37888
    • 提供者：weixin_38688097

  1. 基于FPGA系统易测试性的研究

  2. 引 言 　　现代科技对系统的可靠性提出了更高的要求，而FPGA技术在电子系统中应用已经非常广泛，因此FPGA易测试性就变得很重要。要获得的FPGA内部信号十分有限、FPGA封装和印刷电路板(PCB)电气噪声，这一切使得设计调试和检验变成设计中困难的一个流程。另一方面，当前几乎所有的像CPU、DSP、ASIC等高速芯片的总线，除了提供高速并行总线接口外，正迅速向高速串行接口的方向发展，FPGA也不例外。每一条物理链路的速度从600 Mbps到10 Gbps，高速I／O的测试和验证更成为传统专注

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：171008
    • 提供者：weixin_38527987

  1. 基于FPGA的VRLA蓄电池测试系统设计

  2. 现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设采用FPGA现场可编程器件实现VRLA蓄电池测试系统的复杂数据采集电路、USB数据通信接口、寄存器电路、越限报警电路等关键模块的设计，其中数据采集电路模块用差动式模拟开关电路替代双刀式继电器模拟开关。        整体架构利用了FPGA编程灵活、加密性好、设计制造

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：142336
    • 提供者：weixin_38657376

  1. 典型ASIC设计主要流程

  2. 典型ASIC设计具有下列相当复杂的流程：  1) 、结构及电气规定。  2）、RTL级  典型ASIC设计具有下列相当复杂的流程：  1) 、结构及电气规定。  2）、RTL级代码设计和仿真测试平台文件准备。  3）、为具有存储单元的模块插入BIST(Design For test 设计)。   4）、为了验证设计功能,进行完全设计的动态仿真。   5）、设计环境设置。包括使用的设计库和其他一些环境变量。   6）、使用 Design Compiler工具,约束和综合设计,并且加入扫描链（或者J

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：38912
    • 提供者：weixin_38710781
« 1 23 4 5 6 7 8 9 »