注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. FPGA设计流程指南

  2. (12页)本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是：在于规范整个设计流程，实现开发的合理性、一致性、高效性。形成风格良好和完整的文档。实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。便于新员工快速掌握本部门FPGA的设计流程。由于目前所用到的FPGA器件以Altera的为主，所以下面的 例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Qu

  3. 所属分类：硬件开发

    • 发布日期：2007-08-09
    • 文件大小：133120
    • 提供者：rotee

  1. synopsys软件简介《一》

  2. synopsys软件简介《一》 2007-08-09 一 Astro 　Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro可以满足5千万门、时钟频率GHz、在0.10及以下工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功于Synopsys在其中集成的两项最新技术：PhySiSys和Milkyway DUO结构。 二 DFT DFT Compiler提供独创的“一遍测试综合”技术和方案。它和Design Compil

  3. 所属分类：C++

    • 发布日期：2009-04-30
    • 文件大小：30720
    • 提供者：beijing20080

  1. FPGA工程师面试试题集锦

  2. FPGA工程师面试试题集锦 1、同步电路和异步电路的区别是什么？（仕兰微电子） 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间？（汉王笔试） 5、setu

  3. 所属分类：硬件开发

    • 发布日期：2012-04-07
    • 文件大小：117760
    • 提供者：uuestc

  1. ModBusPoll

  2. ModBus协议测试软件。通过电脑的串口或网口收发数据，用于测试ModBus通讯协议。支持多从机轮巡，支持数据写入（到从机方向），开入、开出等几乎所有ModBus协议命令。支持自定义命令，支持RTU/ASIC多种模式。是学习开发ModBus协议，调试产品通讯等的上等利器。版本4.3.4，自带CD_Key.

  3. 所属分类：嵌入式

    • 发布日期：2013-06-06
    • 文件大小：627712
    • 提供者：hhlh2l

  1. 键盘检测工具

  2. 一款非常好用的键盘检测工具，也可以用他获得键盘或鼠标按键的ASIC 码

  3. 所属分类：桌面系统

    • 发布日期：2015-07-29
    • 文件大小：417792
    • 提供者：lzxmy

  1. c语言统计.v 文件中的cell数

  2. 偶然间在网上发现ASIC FPGA 数字工程司的一道面试题。按自己的理解做了下。 在centos 下测试了一下应该没问题。内部注释有相关说明

  3. 所属分类：其它

    • 发布日期：2015-08-26
    • 文件大小：710
    • 提供者：tomzhuo

  1. I2C测试说明

  2. 自己用FPGA实现的I2C模块，符合标准的i2c协议

  3. 所属分类：电信

    • 发布日期：2016-03-15
    • 文件大小：396288
    • 提供者：jiaopeiwang

  1. SystemVerilog验证 测试平台编写指南.

  2. ASIC基本设计流程，ASIC基本设计流程，ASIC基本设计流程，ASIC基本设计流程，ASIC基本设计流程，ASIC基本设计流程，

  3. 所属分类：其它

    • 发布日期：2018-01-09
    • 文件大小：1048576
    • 提供者：archimedes1988

  1. 复旦大学专用集成电路ppt教程

  2. ASIC的设计流程和设计方法专用集成电路的测试方法可编程

  3. 所属分类：专业指导

    • 发布日期：2009-02-24
    • 文件大小：1048576
    • 提供者：zxponline

  1. soc asic设计验证和测试方法学.rar

  2. 本书阐述了设计系统芯片（SOC）所需的新的设计、验证和测试方法学，其基本原理同样适合于超大规模专用集成电路芯片（ASIC）的设计。本书适合IC设计领域的科技人员，高校相关专业大学生和研究生。本书的具体内容有：集成电路发展史及SOC设计所面临的挑战；SOC设计、SOC模型。

  3. 所属分类：硬件开发

    • 发布日期：2019-05-25
    • 文件大小：8388608
    • 提供者：ycxzfforever

  1. 片上系统设计和RochitRajsuman测试.rar

  2. 从芯片上系统(SoC)的基本概述开始，包括相关术语的定义，这本书帮助您理解SoC设计的挑战，以及最新的设计和测试方法。 您可以看到ASIC技术是如何发展成为一个基于嵌入式内核的概念的，其中包括预先设计的、可重用的知识产权(IP)内核，这些内核充当微处理器、数据存储设备、DSP、总线控制和接口——所有这些都是经过缝制的吗? 一起由用户? 定义逻辑(UDL)。 第一部分讨论了与socket相关的设计难点，包括软硬件协同设计、重用设计和核心设计。 您将获得实际的、真实的设计指导，其中引用了商业企业使

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：1048576
    • 提供者：weixin_39840387

  1. 复杂百万门集成芯片的DFT测试方案.pdf

  2. 本文介绍了复杂的百万门ASIC芯片Lugia中几个DFT相关问题的解决方案。 这些问题包括：1）用于测试的有限封装引脚; 2）扫描链穿过电源平面边界导致的功率泄漏; 3）DFT模拟样式选择，以节省模拟时间

  3. 所属分类：其它

    • 发布日期：2019-07-23
    • 文件大小：71680
    • 提供者：weixin_39840588

  1. ASIC芯片设计生产流程.ppt

  2. ASIC项目的主要步骤包括： 预研阶段； 顶层设计阶段； 模块级设计阶段； 模块实现阶段； 子系统仿真阶段； 系统仿真，综合和版图设计前门级仿真阶段； 后端版面设计阶段； 测试向量准备阶段； 后端仿真阶段； 生产签字； 硅片测试阶段。

  3. 所属分类：其它

    • 发布日期：2019-09-15
    • 文件大小：2097152
    • 提供者：weixin_38743737

  1. 嵌入式系统/ARM技术中的演示ASIC IP性能与质量需要有FPGA中立的设计流程

  2. 设计新系统级芯片（SoC）产品的公司都面临成本和效率压力，以及实现更高投资回报的持续市场压力，从而导致了工程团队缩编、设计工具预算降低以及新产品上市时间规划缩短。这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权，而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战；同时，评估和展示这些内核的方法对购买者和开发人员同样重要。     事实上，市面上的IP核都具有多样化的功能和可选产品。并且，即便用户已经查阅了有关潜在供应商和产品的目录，但在IP质量上也仍

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：318464
    • 提供者：weixin_38661087

  1. 嵌入式系统/ARM技术中的茂纶推出新款Altera StratixII系列ASIC Prototyping Board

  2. 高容量的FPGA目前在加工制程及测试都需花较多的时间来完成，如何快速有效的完成一个ASIC平台，提供ASIC 硬体软体设计人员在此平台无误的完成设计验证及侦错，提供解决问题的途径成为业界的重要议题。 　　茂纶公司推出新款ASIC Prototyping Board採用Altera Stratix II系列Fine-Line BGA 1508 Pin包装的FPGA，最大可提供将近18万个逻辑单元、9,383K RAM Bits、96个36X36硬体乘法器及12个 PLL，在10cmX12cm基

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：54272
    • 提供者：weixin_38706045

  1. 通信与网络中的茂纶推出Altera StratixII系列ASIC Prototyping Board

  2. 茂纶公司(GFEC)推出新款ASIC Prototyping Board采用Altera Stratix II系列Fine-Line BGA 1508 Pin封装FPGA，最大可提供将近18万个逻辑单元、9,383K RAM Bits、96个36×36硬件乘法器及12个PLL，在10cm×12cm基板面积下可提供最大1,100个输出入引脚，所有I/O引脚透过四个高速高密度的SAMTEC连接器与主板连结。由于目前高容量的FPGA在加工过程及测试都需花较多的时间来完成，如何快速有效的完成一个ASIC

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：45056
    • 提供者：weixin_38719475

  1. 嵌入式系统/ARM技术中的茂纶推出Altera StratixII系列ASIC Pro...

  2. 茂纶公司(GFEC)推出新款ASIC Prototyping Board采用Altera Stratix II系列Fine-Line BGA 1508 Pin封装FPGA，最大可提供将近18万个逻辑单元、9,383K RAM Bits、96个36×36硬件乘法器及12个PLL，在10cm×12cm基板面积下可提供最大1,100个输出入引脚，所有I/O引脚透过四个高速高密度的SAMTEC连接器与主板连结。由于目前高容量的FPGA在加工过程及测试都需花较多的时间来完成，如何快速有效的完成一个ASIC

  3. 所属分类：其它

    • 发布日期：2020-12-04
    • 文件大小：45056
    • 提供者：weixin_38701156

  1. 演示ASIC IP性能与质量需要有FPGA中立的设计流程

  2. 设计新系统级芯片（SoC）产品的公司都面临成本和效率压力，以及实现更高投资回报的持续市场压力，从而导致了工程团队缩编、设计工具预算降低以及新产品上市时间规划缩短。这使得设计复杂SoC的公司愈发倾向于为其设计中的大多数模块购买IP核授权，而不是构建自己的内部定制版本。选择合适的IP核是这种开发范式的基本挑战；同时，评估和展示这些内核的方法对购买者和开发人员同样重要。     事实上，市面上的IP核都具有多样化的功能和可选产品。并且，即便用户已经查阅了有关潜在供应商和产品的目录，但在IP质量上也仍

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：953344
    • 提供者：weixin_38651661

  1. 电子负载在航天电源模块测试中的作用详解和选择要点

  2. 电源模块是可为专用集成电路（ASIC）、数字信号处理器 (DSP)、微处理器、存储器、现场可编程门阵列 (FPGA) 及其他数字或模拟负载提供供电的器件，由于其具有隔离作用、抗干扰能力强、自带保护功能、便于集成等优点，所以在交换设备、接入设备、移动通讯、微波通讯以及光传输、路由器等通信和汽车电子、航空航天等领域具有十分广泛的应用。　　艾德克斯为航天航空用电源模块提供的测试设备包含电源自动测试系统、可编程交/直流电源和可编程交/直流电子负载、功率表等。电子负载的作用是在实验室中模拟真实带载环境，为

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：361472
    • 提供者：weixin_38617602

  1. 模块电源的噪声测试技巧

  2. 目前，模块电源的设计日趋规范化，控制电路倾向于采用数字控制方式，非隔离式DC-DC变换器（包括VRM）比隔离式增长速度更快。随着半导体工艺和封装技术的改进，高频软开关技术的大量应用，模块电源的功率密度越做越高，模块电源的功率变换效率也越来越高，体积越来越小，出现了芯片级的模块电源。模块电源普遍用于交流设备、接入设备、挪动通讯、微波通讯以及光传输、路由器等通讯范畴和汽车电子、航空航天等。其特点是可为专用集成电路（ASIC）、数字信号处理器（DSP）、微处理器、存储器、现场可编程门阵列（FPGA）及

  3. 所属分类：其它

    • 发布日期：2021-01-13
    • 文件大小：68608
    • 提供者：weixin_38535221
« 1 2 34 5 6 7 8 9 »