注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA/PLD中的基于FPGA的真随机数发生器设计与实现

  2. 摘要：设计并实现了一种基于FPGA的真随机数发生器，利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为随机源，使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Xilinx Virtex-5平台的测试实验中，探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过DIEHARD测试，性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ASIC设计，大大缩短了开发周期。 　　真随机数发生器（TRNG）在统计学、信息安全等领域有着广

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：437248
    • 提供者：weixin_38729399

  1. 嵌入式系统/ARM技术中的对基于SoC系统设计的探查

  2. 调试复杂电子系统从来都不是一项简单的工作，但至少是可以实现的。您要找到问题所在。采用您最相信的"示波器",通过模拟电路到数字转换，您可以追溯到问题的源头。然后，编写测试小程序，检查驱动和外设，增加一些逻辑探针，再回到外设控制器和CPU总线上，最终解决问题。当然，这需要利用别人的一些代码。 　　而芯片系统（SoC）集成从根本上改变了这一切。今天，微处理器、总线、外设控制器以及大部分存储器和模拟电路都被包封在一个封装中。它可以是ASSP、高级微控制器、FPGA,或者您自己设计的ASIC.不论SoC

  3. 所属分类：其它

    • 发布日期：2020-10-21
    • 文件大小：157696
    • 提供者：weixin_38502239

  1. 电源技术中的高性能低成本的数字电源管理方案

  2. 今天的网络设备设计师面临着开发时间迅速缩短和成本受到严格限制的压力，但是人们仍然期望他们能突破性能限制，并增加功能。越来越多的网络系统功能需要增加ASIC和处理器，而每个ASIC和处理器都需要几种电压轨，从而导致出现了具有几十种轨电压的线路卡。电压轨如此之多带来的挑战是，优化硬件利用率，以最大限度地降低总体功耗。 　　为了满足这种需求，数字电源管理作为复杂的高可靠性应用之关键组件正在快速出现。数字电源管理允许通过基于PC的软件工具，高效率地对复杂的多轨系统进行调试，从而可避免耗费大量时间更改硬

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：315392
    • 提供者：weixin_38693084

  1. EDA/PLD中的S2C提供满足使用大容量或高性能DDR3内存的QuadE V7

  2. 导读：近日，SoC/ASIC快速原型解决方案领先的供应商S2C宣布提供满足使用大容量或高性能DDR3内存的QuadE V7.全新的QuadE V7能够扩充远程管理功能，帮助设计人员向着实现“云端”原型验证再迈进一步。 　　据了解，S2C的QuadE V7是采用四个Xilinx Virtex-7 2000T FPGA的Quad V7产品的增强版本，S2C的第五代产品。它拥有四个DDR3 SODIMM插槽，每个插槽均可支持8GB DDR3内存，测试速度达到1600Mbps（单Rank）和1200M

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：47104
    • 提供者：weixin_38611812

  1. 存储/缓存技术中的赛灵思开发出支持DDR4内存接口的UltraScale

  2. 导读：日前，赛灵思公司（简称“Xilinx”）开发出一款支持DDR4内存接口的UltraScale器件，该器件的推出为业界提供了市场领先的高性能DDR4内存解决方案。 　　UltraScale器件采用ASIC级架构，支持大量I/O和超大存储带宽，每秒数据速率高达2400 Mb,不仅能够满足视频成像与处理、流量管理和高性能计算等重要领域对海量数据流快速处理及内存的需求，还实现了大幅降低功耗和时延。 　　新型UltraScale器件增加了对DDR4接口的支持，接口符合JESD79-4 DDR4

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：43008
    • 提供者：weixin_38739744

  1. 电源技术中的基于软件管理电源系统的硬件

  2. 假如您考虑到软件团队相对于其硬件伙伴所拥有的以下优势，那么就可以体会出：电源系统设计师和数字 ASIC/FPGA/微处理器电路板设计人员对于从事软件工程的同事略感 “羡慕” 或许是合乎情理的。 　　● 电路板硬件设计需要耗时几天乃至数周，相比之下，从编写软件代码到观察其效果之间的时间延迟要短得多。对产品上市进程造成最大限制的是其编码和测试生产率，而与其他因素关系不大。 　　● 软件更新是根据需要 “推送” 给客户，用以修补漏洞和改善现场使用性能。硬件更新则必需召回电路板进行返工。 　　●

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：253952
    • 提供者：weixin_38634323

  1. 一种基于FPGA的真随机数发生器设计与实现

  2. 设计并实现了一种基于FPGA的真随机数发生器，利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为随机源，使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在XilinxVirtex-5平台的测试实验中，探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过DIEHARD测试，性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ASIC设计，大大缩短了开发周期。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：365568
    • 提供者：weixin_38617297

  1. HDTV接收机吕Viterbi译码器的FPGA实现

  2. 本文的FPGA实现是基于Altera公司Quartus和Maxplus II电路仿真环境和该公司APEX TM EP20K600EBC652-1XES系列芯片来完成的。应用于高精晰度数字电视COFDM传输系统的接收机顶盒的设计中，经过性能测试，达到了系统指标要求。同时，该设计也为HDTV机顶盒的ASIC设计奠定了良好的基础。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：245760
    • 提供者：weixin_38622227

  1. 基于CPLD的卷积码编解码器的设计

  2. 本文阐述了卷积码编解码器的工作原理，利用CPLD器件，设计出了（2，1，6）卷积码编解码器。本文作者创新点是利用了EDA技术中的MAX+PLUS2作为开发工具，将设计的电路图综合成网表文件写入其中，制成ASIC芯片，突出优点是可反复编程，集成度非常高，数据速率快，自顶向下设计，查找和修改错误方便，同时先仿真，正确后再下载测试并应用，因而具有较大的灵活性；根据本文提出的设计思路，可方便的设计其它卷积码编解码器，有广阔的应用前景。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：251904
    • 提供者：weixin_38620741

  1. 异构SoC图形器中可编程剪裁器的设计与实现

  2. 随着图形处理性能的不断提升，图形处理的运算量也日益增多，传统的嵌入式系统面临着挑战。解决这一问题的方案之一是运用可编程器件开发适用于嵌入式系统的图形处理器，从而提高处理速度。现代图形处理器采用各种可编程的着色处理器，虽然ASIC的速度和功耗性能优于可编程处理器，但其灵活性与可靠性却是无法与可编程处理器比拟的。采用一种带精简指令的微控制器架构，重点研究用汇编和可编程处理器协同实现平面剪裁功能，代替原来用纯硬件实现的功能，该流水线执行多指令多数据流（MIMD）。最后，使用大量的测试用例对点、线和三角

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：484352
    • 提供者：weixin_38628926

  1. 基于阻容降压的稳压电路设计

  2. 为了解决给智能家用电器所用到的ASIC芯片提供稳定电源电压的问题，设计出阻容降压的稳压电路，该电路对市电进行阻容降压、半波整流、滤波，在稳压电路引入深度电压负反馈使输出电压稳定，该电路具有抗电网干扰和防浪涌功能；经过瞬态分析后，输出电压最终稳定在5.085 9 V，与实际电路测试结果5.04 V仅相差0.045 9 V，该稳压电路已成功应用于电子产品中。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：525312
    • 提供者：weixin_38738528

  1. FPGA产业变革下的i-IP微电子

  2. i-IP自主研发基于ＦＰＧＡ的应用、验证板卡在通讯、工业、军事、教育等方面确实取得到了不错的成绩，代理的国内外数字广播、通讯、视音频多媒体等IP完全能满足各种解决方案的需要。 I-IP近期还将推出一款基于Xilinx 双Virtex-5全球领先的ASIC原型验证平台MB2100-X，测试阶段已接近尾声，据说基于此验证平台的全套子卡模块也在研发中将不定期推出，满足不同领域用户的需要

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：192512
    • 提供者：weixin_38559992

  1. 基于EP1C3T144C8的FPGA的开发板设计

  2. 现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现是超大规模集成电路(VISI)技术和计算机辅助设计(CAD)技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的效果。利用FPGA可以大大缩短系统的研制周期，减少资金投入。更吸引人的是采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：237568
    • 提供者：weixin_38522636

  1. LTE标准下Turbo码编译码器的集成设计

  2. 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码AS

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：306176
    • 提供者：weixin_38661800

  1. 负载点降压稳压器及其稳定性检测方法

  2. 现代的负载点稳压器在建立FPGA和ASIC电源方面提供了很多出色的功能，有赖于这些先进的部件，使得设计人员能够轻松地对基本的电源管理设计作出改动，而无需花时间重新设计整个电路。电子表单在筛选外置元件的过程中发挥了很大的作用，而对于检查实际设计的稳定性，本文也展示了相关的简单测试步骤和低成本的标准测试装备。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：125952
    • 提供者：weixin_38622849

  1. 单片机与DSP中的LTE标准下Turbo码编译码器的集成设计

  2. 摘  要： 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Tu

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：281600
    • 提供者：weixin_38683895

  1. 嵌入式系统/ARM技术中的SOC中多片嵌入式SRAM的DFT实现方法

  2. 摘要：多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13um工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。 　　0 引言 　　随着集成电路的发展，越来越多的ASIC和SoC开始使用嵌入式SRAM来完成数据的片上存取功能。但嵌入式SRAM的高密集性物理结构使得它很容易在生产过程中产生物理

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：232448
    • 提供者：weixin_38713167

  1. 单片机与DSP中的DSP的技术要求

  2. 图给出了厂商提供的PLD市场占有份额。PLD自从20世纪80年代初期问世以来，己经获得了每年稳定增长20％的喜人景象，超过ASIC增长速度1O％以上。自从2001年全世界范围内微电子领域的不景气，已经实质上延缓了ASIC和FPLD的增长。FPLD胜过ASIC的原因似乎与FPL可以提供许多和 ASIC一样的优点这一事实相关，例如： 　　·在尺寸、重量和功耗方面都有所降低 　　·更高的通过量 　　·更好的安全性能，可以禁止未授权的复制 　　·减少了元器件本身和开发的成本 　　·降低了线路板

  3. 所属分类：其它

    • 发布日期：2020-11-13
    • 文件大小：87040
    • 提供者：weixin_38609247

  1. 电源技术中的负载点降压稳压器及其稳定性检测方法

  2. 引言 　　即使拥有简单易用的器件配合，但有时候仍然很难单凭计算去预计控制环路的稳定性。然而，有一个简单的方法可以在无需使用昂贵的网络分析仪下，计算出任何开关电源的0dB交叉频率及相位裕度。下面，我们将解释设立测试电路的方法，以及除了负载瞬态测试外，还有什么方法可更深入了解某设计的控制环路稳定性。 　　负载点稳压器的特性 　　一般的负载点电压调节都会把诸如是5V的低输入电压降低至2.5V、1.8V、1.1V或甚至更低的输出电压，而不少要求低输入电压的应用均倾向使用大电流。FPGA及ASIC这

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：139264
    • 提供者：weixin_38665944

  1. 电子测量中的旺年华推荐MAZET片上系统设计和光电器件

  2. 旺年华公司作为德国MAZET中国代理，帮助中国客户以优惠的价格获得MAZET创新的芯片设计技术。MAZET专注混合信号IC(光电信号传感器)；嵌入式控制IC(8位，16位，32位片上系统)；FPGA和ASIC,提供从产品构思到产品成型的完整技术支持，其服务范围包括：任务接口定义及分析；系统开发；规格表的起草；电路设计(模拟/数字)；布线设计；生产指导；调试支持；测试策略和测试开发手册；系统交付支持；文档。MAZET拥有超过100人且有丰富IC设计经验的设计团队，这意味着能提供具有可靠性能的产品，

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：62464
    • 提供者：weixin_38617196
« 1 2 3 4 5 67 8 9 »