注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 第3章 QMEM剖析.pdf

  2. （1）第2 章建立的最小系统中，指令都存储在QMEM 中。 （2）在建立最小系统过程中，or1200_qmem_top.v 是唯一一个修改了源代码的文件，该文件就是QMEM 模块的顶层文件，我们需要明白为什么要做这个修改。 （3）从图1.6 中可以发现QMEM 处于IMMU 与ICache、DMMU 与DCache 之间的“交通要道”，地 位十分重要，便于通过QMEM 的分析理解Wishbone 总线。 （4）QMEM 很简单。

  3. 所属分类：其它

    • 发布日期：2020-10-10
    • 文件大小：423936
    • 提供者：greenqq

  1. 基于OCP-IP的SOC总线即插即用的实现

  2. 引言SOC设计的快速发展是以IP核复用为基础的。IP核的复用极大地提高了SoC系统设计的开发效率，SoC片上总线的选择是IP核间集成与互连的关键技术之一。目前片上总线的标准协议众多，如ARM公司提出的AMBA总线、OPENCORES组织提出的WishBONe总线、IBM公司提出的CoreConnect总线等。SoC片上总线的多样性对IP核的封装规范提出了要求。标准的IP核封装规范有助于提高IP核的复用甚至实现核的即插即用。基于提高IP核复用以及即插即用目的，OCP-IP组织提出了OCP-IP标准

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：295936
    • 提供者：weixin_38627590

  1. 浅谈FPGA的SPI总线接口的实现

  2. 引言 　　串行接口已成为当前传输接口的发展趋势，原因在于串行的高速率传输性能和较简单的线路连接。在已知的外围器件连接端口中，有USB，wishbone和并行端口。其中SPI接口总线基于串行传输的思想，已经制定成为标准，成为常用的外围器件连接方式。针对FLASH这种常用的外围存储器件，有多种接口可供选择，然而具有SPI接口的FLASH芯片硬件连接方便，通过FPGA编程可以便捷地实现FLASH的存取功能。因此基于FPGA的具有SPI总线接口的FLASH功能实现为工程设计提供了一种原型，为进一步的工程

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：204800
    • 提供者：weixin_38632825

  1. 接口/总线/驱动中的基于 VLSI 平台的 C51 处理器仿真与设计（二）

  2. 3 外设总线在一个系统中光有处理器还是不够的，需要有丰富的外设来满足各种控制要求或者数据传输功能。而片内总线便是将处理器与总线相连接的重要路径。Wish-bone 是一种开放并且完全免费的总线标准，Wishbone独有的特点如下： 　　（1）Wishbone 仅仅定义了Core 之间的连接时需要的信号； 　　（2）支持多种连接模式：点对点，数据流，共享总线和十字交叉互联； 　　（3）Wishbone 总线的所有信号都与总线的时钟同步； 　　（4）支持大小端模式，用户可以根据自己的需求配置

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：321536
    • 提供者：weixin_38501810

  1. 接口/总线/驱动中的基于 VLSI 平台的 C51 处理器仿真与设计（一）

  2. 摘要：传统ISA处理器内部有限的逻辑资源和外部固定的引脚封装大大的限制了它的应用范围。利用FPGA丰富的逻辑资源实现传统MCU中的各个组成部分，底层采用可配置引脚降低硬件设计复杂度，各模块间采用Wishbone总线结构的方式构建系统，可以达到传统MCU 无法完成的要求，具有很好的应用前景。使用硬件描述语言，自底向上设计处理核心80C51,并且与几类通用外设互连组成系统，使用Virtex-Ⅱ Pro系列FPGA进行板级验证。板级验证结果表明实现了既定目标，与标准MCU兼容，系统运行稳定。 　　0

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：195584
    • 提供者：weixin_38716872

  1. 工业电子中的基于VLSI 平台的AVR 处理器仿真与设计

  2. 摘要：传统的微处理器由于内部有限的逻辑资源和外部固定的引脚封装，大大限制了应用范围。为此，在阐述微控制器的内部结构、存储器管理结构和指令集结构后，利用现场可编程门阵列丰富的逻辑资源，虚拟出传统微控制器的处理器核心，添加Wishbone总线，将处理器核心与通用外设连接构成一个虚拟的微控制器平台，并使用硬件描述语言Verilog和VHDL,自底向上设计AVR处理器核心，与通用外设互连组成系统，使用XILINX Virtex-Ⅱ Pro芯片进行板级验证。 　　0 引言 　　随着社会发展，工业控制及

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：259072
    • 提供者：weixin_38707061

  1. 详述USB IP核的设计及FPGA验证

  2. 为了提高USBlP的可重用性，本USBIP核设计了总线适配器，经过简单配置可以用于AMBAASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证。

  3. 所属分类：其它

    • 发布日期：2020-10-19
    • 文件大小：258048
    • 提供者：weixin_38694566

  1. 基于NiosII的智能多接口片上系统设计

  2. 设计了一种基于NiosII处理器的片上系统（SoC），集成了NiosII处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点，适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusII环境下进行IP软核设计、综合、布局布线，在Model Sim下完成功能、时序仿真，在SoPC下完成系统的定制与集成，在NiosII IDE环境下完成片上系统软件程序的开发，最后

  3. 所属分类：其它

    • 发布日期：2020-10-18
    • 文件大小：338944
    • 提供者：weixin_38689338

  1. AEMB软核处理器的SoC系统验证平台

  2. 本文采用OpenCores组织所发布的32位微处理器AEMB作为SoC系统的控制中心，通过Wishbone总线互联规范将OpenCores组织发布维护的相关IP核集成在目标SoC系统上，构成了最终的SoC验证平台。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：196608
    • 提供者：weixin_38608693

  1. 基于FPGA的RFID无线通信系统的实现

  2. 无线收发模块是RFID无线通信系统的关键。研究并实现了基于FPGA的RFID无线通信系统，该系统采用NRF905和XC2V1000芯片分别作为RFID无线收发模块和FPGA控制模块。利用基于Wishbone总线控制的SPI控制模块完成了XC2V1000和NRF905之间的SPI总线模式通信设计。由于采用了参数化设计，提高了其通用性和灵活性。设计通过了前仿真与布局后仿真，并在板级验证中实现了系统100m距离通信。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：365568
    • 提供者：weixin_38715019

  1. USB IP核的设计及FPGA验证

  2. 本文实现的USB IP核中，设计了总线适配器，在综合前针对WishBone总线或AMBA ASB总线通过宏定义进行设置，从而使USB IP核能够直接集成于WishBone或AMBA ASB总线的SoC系统中。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：263168
    • 提供者：weixin_38723516

  1. USB IP核的设计和应用

  2. 本USB IP核在设计时，充分考虑到可重用性，其USB端点可进行相应的配置和扩展。同时针对目前SoC中常用的WishBone总线和AMBA ASB总线结构设计了总线适配器，在综合前进行相关的宏定义就可以无缝接入SoC中。本USB IP核在实际项目中，与MCU核以及其他的IP核集成于一款数据采集SoC芯片中，该数据采集SoC已经处于版图后仿真阶段，即将流片。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：408576
    • 提供者：weixin_38604916

  1. 嵌入式系统/ARM技术中的基于OCP-IP的SOC总线即插即用的实现

  2. 引言 　　SOC设计的快速发展是以IP核复用为基础的。IP核的复用极大地提高了SoC系统设计的开发效率，SoC 片上总线的选择是IP核间集成与互连的关键技术之一。目前片上总线的标准协议众多，如ARM公司提出的AMBA总线、OPEN CORES组织提出的WishBone总线、IBM公司提出的CoreConnect总线等。SoC片上总线的多样性对IP核的封装规范提出了要求。标准的IP核封装规范有助于提高IP核的复用甚至实现核的即插即用。基于提高IP核复用以及即插即用目的，OCP-IP组织提出了OC

  3. 所属分类：其它

    • 发布日期：2020-11-02
    • 文件大小：224256
    • 提供者：weixin_38748875

  1. 嵌入式系统/ARM技术中的AMBA总线SoC系统IP核的即插即用研究

  2. 摘要：提出一种按照OCPIP协议将IP自动封装的方法。被OCPIP协议封装的IP可以直接集成到带有OCPIP接口的各种总线上。同时，设计了最常用的AMBA总线的OCPIP接口，进而实现AMBA总线上OCPIP核的即插即用功能，加快SoC系统的设计和验证。 　　引言 　　SoC设计的快速发展是以IP核复用为基础的。IP核的复用极大地提高了SoC系统设计的开发效率，SoC片上总线的选择是IP核间集成与互连的关键技术之一。目前片上总线的标准协议众多，如ARM公司提出的AMBA总线、OPEN COR

  3. 所属分类：其它

    • 发布日期：2020-11-06
    • 文件大小：196608
    • 提供者：weixin_38737565

  1. 电源技术中的集成PWM控制器在不间断电源系统中的应用

  2. 摘要：随着集成电路设计技术的发展，在片上系统（SoC）中，越来越多地使用各种功能IP核部件构成系统。总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。 关键词：SoC 片上总线 AMBA Wishbone Avalon引 言嵌入式系统是当今计算机工业发展的一个热点。随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：125952
    • 提供者：weixin_38704870

  1. 嵌入式系统/ARM技术中的基于8051软核的SOPC系统设计与实现

  2. 摘要：介绍了基于IP的可重用的SOC设计方法；选用MC8051 IP核为核心控制器，自主开发了UART IP核、I2C IP核、USB IP核，采用Wishbone片上总线架构，集成了一个MCU系统；同时设计了针对此MCU系统的微机调试软件和硬件调试器，并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式，缩短了系统仿真的时间；而USB IP核设计则采肜双缓冲区结果，方便了系统做成，提高了传输速度。 关键词：SOPC IP核 WISHBONE 片上总

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：122880
    • 提供者：weixin_38671628

  1. 嵌入式系统/ARM技术中的三种常用SoC片上总线的分析与比较

  2. 摘要：随着集成电路设计技术的发展，在片上系统(SoC)中，越来越多地使用各种功能IP核部件构成系统。总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。 关键词：SoC 片上总线 AMBA Wishbone Avalon 引 言 嵌入式系统是当今计算机工业发展的一个热点。随着超大规模集成电路的迅速发展，半导体工业进

  3. 所属分类：其它

    • 发布日期：2020-12-08
    • 文件大小：202752
    • 提供者：weixin_38746515

  1. caravan:装有API的车辆，可轻松在Chisel中创建总线协议-源码

  2. 大篷车 Caravan打算配备完整的API，以便在基于Chisel的设计中轻松创建开源总线协议 去做 当前，实现Wishbone总线API并测试IP。 项目标签中的更多详细信息。 依存关系 JDK 8或更高版本 我们建议LTS发行Java 8和 。您可以按照操作系统的建议安装JDK，也可以使用的预构建二进制文件。 SBT SBT是Scala社区中最常见的内置工具。 您可以下载。 问题？ 问题？ 随时通过发送问题或问题。 （将来会更改为重点Gitter渠道）

  3. 所属分类：其它

    • 发布日期：2021-03-06
    • 文件大小：10240
    • 提供者：weixin_42099070

  1. 基于TSK3000A视频采集系统IP核设计

  2. 本文设计了一个视频采集系统IP核。本设计采用了32位微控制器TSK3000A、通用Wishbone总线规范IP核和BT656视频标准等。在FPGA软核设计时，采用了基于Openbus总线的系统设计方式，利用NB2开发验证平台，在Xilinx公司的Spartan-3系列FPGA芯片上下载实现，并接入平台进行验证。设计的系统可以将输入的模拟视频信号处理之后显示在TFT真彩LCD屏上，图像清晰，系统稳定，可移植性好。

  3. 所属分类：其它

    • 发布日期：2021-02-21
    • 文件大小：345088
    • 提供者：weixin_38696090

  1. 基于FPGA的多路正弦波信号发生器专用芯片设计

  2. 目前，正弦波信号发生器技术正逐渐成熟，各种直接数字频率合成器(DDS)集成电路如AD9850等已得到广泛应用；FPGA方面也已经有相关的DDS设计。但DDS专用芯片还很少见。本文介绍了一种工作频率为25 MHz、可进行异步串行通信、频率相位可调的3路正弦波信号发生器专用芯片的设计方法。 　　本设计采用OR1200处理器作为主控制器，通过Wishbone总线将3个DDS模块、UART控制器模块、片内RAM模块连接到系统中，构建出一个硬件平台；然后对OR1200进行软件编程，使UART控制器接收专

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：172032
    • 提供者：weixin_38601215
« 1 2 3 4 56 »