您好,欢迎光临本网站![请登录][注册会员]  

搜索资源列表

  1. VGA/LCD Core v2.0 Specifications

  2. The OpenCores Enhanced VGA/LCD Controller Core provides VGA capabilities for embedded systems. It supports both CRT and LCD displays with user programmable resolutions and video timings, thus providing compatibility with almost all available LCD and
  3. 所属分类:Web开发

    • 发布日期:2009-06-23
    • 文件大小:593920
    • 提供者:yinjie19841231
  1. 嵌入式SoC总线分析与研究

  2. 介绍CoreConnect 总线、AMBA 总线、Wishbone 总线和OCP 总线的结构并将它们对比分析
  3. 所属分类:硬件开发

    • 发布日期:2010-01-12
    • 文件大小:180224
    • 提供者:pkuxq
  1. SOC片上系统总线综述

  2. 关于soc系统总线的描述:在基于臻复】I{l螃SoC设诤中,麓土总线霞静是最美键妁溺题。芳童总线毵供了IP互袋辩接譬耪寝,簿纯了 SOC的设计。本文介绍丁目前SoC设计中常用的五种片上总线标准,即CoreConnect总线、AMBA总线、Avalon总线、Wishbone 总线和OCP总线,分析和比较了它们的特性,并在此基础上阐述其应用领域。
  3. 所属分类:专业指导

    • 发布日期:2010-10-24
    • 文件大小:507904
    • 提供者:pfwater
  1. vga显示卡控制器开源项目 vhdl源代码

  2. http://opencores.org/project,vga_lcd Descr iption The OpenCores VGA/LCD Controller core is a WISHBONE revB.3 compliant embedded VGA core capable of driving CRT and LCD displays. It supports user programmable resolutions and video timings, which are
  3. 所属分类:VB

    • 发布日期:2010-11-09
    • 文件大小:676864
    • 提供者:chla
  1. 基于8051软核的SOPC系统设计与实现

  2. 绍了基于IP的可重用的SOC设计方法;选用MC8051 IP 核为核心控制器,自主开发了UART IP核、I2C IP核、USB IP核,采用Wishbone 片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式,缩短了系统仿真的时间;而USB IP核设计则采用双缓冲区结构,方便了系统集成,提高了传输速度。
  3. 所属分类:嵌入式

    • 发布日期:2011-03-03
    • 文件大小:125952
    • 提供者:cy935397994
  1. 基于AMBA总线的SPI协议IP核的实现与验证.pdf

  2. 综合分析对比了Silicore的Wishbone、IBM的CoreConnect和ARM的AMBA 总线的技术特点。Wishbone总线配置简单、灵活,有丰富的免费资源。CoreConneet 总线构造完整、通用,功能强大,但是对于嵌入式应用来说可能太复杂。AMBA 总线拥有众多第三方支持,已成为广泛支持的现有互连标准之一。特别是应用于 低速系统连接的APB总线,技术简单,功耗低,实用性强,具有广阔的应用前 景。
  3. 所属分类:硬件开发

    • 发布日期:2011-09-26
    • 文件大小:2097152
    • 提供者:lantom
  1. 相机IP开放核

  2. The Camera IP Core is small and flexible video data coverter. It is connected to a typical video camera ICs with 8-bit digital video data, Horizontal synchronization and Vertical synchronization signals. The core is connected through FIFO to a WISHB
  3. 所属分类:其它

    • 发布日期:2012-08-09
    • 文件大小:416768
    • 提供者:benmanw
  1. wishbone总线详细讲解(中文版)

  2. 很详细的WB总线协议、接口、时序讲解,并且有部分设计实例的代码。
  3. 所属分类:硬件开发

    • 发布日期:2012-10-16
    • 文件大小:212992
    • 提供者:sdoyxb1989
  1. soc目前主流总线的对比说明

  2. 目前主流 soc总线 说明 比较 包括amba coreconnect wishbone
  3. 所属分类:硬件开发

    • 发布日期:2013-01-09
    • 文件大小:79872
    • 提供者:liyijun08ic
  1. USB2.0设备接口IP核的设计

  2. 在详细分析USB2.0协议之后,本论文按照芯片的高层次设计综合流程,在 借鉴许多成功USB接口芯片设计的基础上,把USB2.0接口划分为UTMI、协议 控制器、缓冲接口和仲裁器、设备状态寄存器、缓冲区、Wishbone总线接口六个 功能模块,利用FSM(FiniteState Machine)模型对主要模块进行建模,并使用 Verilog硬件描述语言描述了USB2.0IP核。
  3. 所属分类:嵌入式

    • 发布日期:2013-02-28
    • 文件大小:2097152
    • 提供者:kezhibin123
  1. Wishbone_B3中文完整版

  2. Wishbone总线的中文完整版本,供参考
  3. 所属分类:硬件开发

    • 发布日期:2013-09-08
    • 文件大小:285696
    • 提供者:nanstar
  1. wishbone总线

  2. 这是一篇介绍wishbone总线的资源,里面讲的东西都很基本,能快速了解wishbone总线
  3. 所属分类:专业指导

    • 发布日期:2013-09-26
    • 文件大小:258048
    • 提供者:xinsuijiaozhi
  1. i2c controller verilog 实现

  2. i2c controller verilog wishbone i2c 控制器 verilog 代码 实现 。 做SOC的必看
  3. 所属分类:硬件开发

    • 发布日期:2014-05-12
    • 文件大小:1048576
    • 提供者:u011386439
  1. gpio controller verilog

  2. gpio 控制器 实现 基于wishbone总线 看看gpio如何实现的 如输入输出,中断,上下拉等。电流驱动强度没有实现. 对于学习来说 足够了
  3. 所属分类:硬件开发

    • 发布日期:2014-05-12
    • 文件大小:4194304
    • 提供者:u011386439
  1. WISBONE b4

  2. wishbone soc bus fpga system bus
  3. 所属分类:嵌入式

    • 发布日期:2015-10-30
    • 文件大小:1048576
    • 提供者:hkdtao
  1. Nor flash controller源代码和文档说明,wishbone总线接口的.zip

  2. Nor flash controller源代码和文档说明,wishbone总线接口的
  3. 所属分类:硬件开发

    • 发布日期:2019-08-27
    • 文件大小:384000
    • 提供者:drjiachen
  1. 基于FPGA的SDX总线与Wishbone总线接口设计

  2. 针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求,介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbo ne总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。
  3. 所属分类:其它

    • 发布日期:2020-08-08
    • 文件大小:628736
    • 提供者:weixin_38715097
  1. 基于WISHBONE总线的FLASH闪存接口设计

  2. 随着半导体工艺技术的发展,IC设计者已能将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上,即SoC芯片。对片上系统(SoC)数据记录需要低功耗、大容量、可快速重复擦写的存储器。
  3. 所属分类:其它

    • 发布日期:2020-10-18
    • 文件大小:206848
    • 提供者:weixin_38743481
  1. Opencore Wishbone

  2. Opencore Wishbone总线规范
  3. 所属分类:嵌入式

    • 发布日期:2020-12-24
    • 文件大小:1048576
    • 提供者:Noahyo
  1. 基于FPGA的SDX总线与Wishbone总线接口设计

  2. 摘要 针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求,介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbo ne总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。   随着微电子设计技术与工艺的迅速发展,数字集成电路逐步发展到专用集成电路(ASIC),其中超大规模、高速、低功耗的新型FPGA的出现,降低了产品的成本,提高了系统的可靠
  3. 所属分类:其它

    • 发布日期:2021-01-19
    • 文件大小:632832
    • 提供者:weixin_38531210
« 1 2 34 5 6 »