注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 半加器和全加器

  2. 半加器和全加器.。。。。。。。。。。。。。。。。。。。。。。。。。

  3. 所属分类：专业指导

    • 发布日期：2011-11-06
    • 文件大小：1048576
    • 提供者：cyw_ustc

  1. 利用与非门或异或门构成全加器

  2. 利用与非门或异或门构成全加器 全与非门构成全加器，数字逻辑实验。

  3. 所属分类：教育

    • 发布日期：2011-11-10
    • 文件大小：126976
    • 提供者：sjyzhxw

  1. 计算机组成原理实验 全加器的设计

  2. 计算机组成原理实验二 一路 八路 全加器 里面有一路和八路全加器的设计源代码及所有文件

  3. 所属分类：硬件开发

    • 发布日期：2011-11-18
    • 文件大小：276480
    • 提供者：caonuoqi

  1. 使用一位全加器做四位全加器

  2. 使用VHDL编写一位全加器，再使用一位全加器做成四位全加器的代码

  3. 所属分类：专业指导

    • 发布日期：2011-11-22
    • 文件大小：953
    • 提供者：langwaipo88

  1. 用一位全加器设计一个四位的加法器

  2. 用一位全加器设计一个四位的加法器 用一位全加器设计一个四位的加法器

  3. 所属分类：其它

    • 发布日期：2011-11-27
    • 文件大小：859136
    • 提供者：xhh7775808

  1. VHDL8位全加器

  2. 例化实现VHDL 8位全加器 例化实现VHDL 8位全加器

  3. 所属分类：其它

  1. 四位全加器

  2. 四位全加器 的vhdl出程序，并使运算结果在 数码管上显示

  3. 所属分类：硬件开发

    • 发布日期：2011-11-30
    • 文件大小：4096
    • 提供者：bbwl123

  1. 数字逻辑实验一位全加器

  2. 实验名称：一位全加器（综合验证性） 一、目的与要求 1、熟悉组合逻辑电路，通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念，组合逻辑电路的结构。 2、通过用门电路构成一位全加器组合逻辑电路。能够正确构成的一位全加器组合逻辑电路。

  3. 所属分类：专业指导

    • 发布日期：2011-12-23
    • 文件大小：164864
    • 提供者：lonlyboy123

  1. 用两片74LS138设计一个全加器

  2. 用两片74LS138设计一个全加器，请用multisim11打开，版本太低的打不开。

  3. 所属分类：数据库

    • 发布日期：2012-02-13
    • 文件大小：96256
    • 提供者：hjf1007

  1. c语言高精度运算，全加器模拟程序

  2. c语言全加器模拟程序，加法高精度运算，可以计算无限大的数。

  3. 所属分类：C/C++

    • 发布日期：2012-05-27
    • 文件大小：2048
    • 提供者：yangxin11001

  1. 全加器vhdl

  2. vhdl小程序 全加器

  3. 所属分类：专业指导

    • 发布日期：2008-07-13
    • 文件大小：535
    • 提供者：richievhdl

  1. 二位全加器

  2. 二位全加器一位减法器、一位加法器的原理图输入和文本输入、编译校验及功能仿真

  3. 所属分类：其它

    • 发布日期：2012-10-29
    • 文件大小：21504
    • 提供者：a1138032

  1. 十位全加器

  2. 采用Verilog HDL语言编写的全加器，是一个十位全加器，经简单修改之后可以成为多位全加器。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-13
    • 文件大小：206848
    • 提供者：llo_o

  1. verilog全加器

  2. verilog 全加器代码 ，代码简单易于实现，正确运行后的结果

  3. 所属分类：PHP

    • 发布日期：2012-12-15
    • 文件大小：193
    • 提供者：hhl237682591

  1. 实验报告四位全加器

  2. 实验报告四位全加器

  3. 所属分类：其它

    • 发布日期：2012-12-27
    • 文件大小：830464
    • 提供者：shuaipizi

  1. 硬件描述语言实验四位全加器

  2. 这是硬件描述语言全加器的实验报告 赢了结构化描述方式，已在电脑上验证过，可放心使用。

  3. 所属分类：嵌入式

    • 发布日期：2013-04-11
    • 文件大小：955
    • 提供者：zhangmin19921

  1. 硬件描述语言四位全加器

  2. 这是硬件描述语言四位全加器的实验报告 用了行为描述方式，已在电脑上验证，可放心使用

  3. 所属分类：电信

    • 发布日期：2013-04-11
    • 文件大小：820
    • 提供者：zhangmin19921

  1. 实现八位全加器

  2. 实现八位全加器功能，是很重要的的c语言代码。

  3. 所属分类：专业指导

    • 发布日期：2013-07-11
    • 文件大小：52224
    • 提供者：u011369585

  1. 4 级流水方式的8 位全加器

  2. 4 级流水方式的8 位全加器

  3. 所属分类：其它

    • 发布日期：2013-07-25
    • 文件大小：1024
    • 提供者：gt86095296

  1. 四位全加器

  2. 用verilog语言描述的4位全加器，采用自顶向下结构，并包含测试激励

  3. 所属分类：硬件开发

    • 发布日期：2013-08-21
    • 文件大小：815
    • 提供者：yes_zb
« 1 2 34 5 6 7 8 9 10 ... 50 »