注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 四位全加器

  2. 四位全加器

  3. 所属分类：DB2

    • 发布日期：2013-10-22
    • 文件大小：151
    • 提供者：qin2316979

  1. 全加器设计

  2. 这是有关全加器VHDL代码设计，附加原理图和时序图

  3. 所属分类：其它

    • 发布日期：2013-12-10
    • 文件大小：109568
    • 提供者：xuyishihuanyan

  1. 四位全加器

  2. 四位全加器，EDA实验报告，文中有详细的实现过程以及仿真结果

  3. 所属分类：硬件开发

    • 发布日期：2014-03-25
    • 文件大小：624640
    • 提供者：u013889342

  1. VLSI数字电路0.18um工艺全加器设计

  2. 全加器是算术运算电路运算中的基本单元，也是构成多位加法器的基本单元，介于加法器在算术运算电路当中的重要作用，使得全加器的设计显得十分重要。通常情况下，我们采用两种结构构成全加器电路，一种是由两个半加器组成，另一种为镜像结构。本文主要介绍一个镜象结构电路的一位全加器的设计，包括电路图，基于0.18CMOS工艺的版图，以及前端网表的仿真，后端版图的验证结果。

  3. 所属分类：嵌入式

    • 发布日期：2014-03-27
    • 文件大小：1000448
    • 提供者：asdfasd242

  1. FPGA 八位全加器

  2. FPGA八位全加器 [02033001]1位全加器原理图输入设计(现代电子)

  3. 所属分类：硬件开发

    • 发布日期：2008-10-14
    • 文件大小：628736
    • 提供者：xuehui869

  1. 全加器 PCB设计图

  2. 全加器的设计图，PCB工程图。大学课程设置里的实习案例

  3. 所属分类：专业指导

    • 发布日期：2014-05-18
    • 文件大小：73728
    • 提供者：zibo1233

  1. 八位全加器多种方法

  2. EDA 程序，适用于初学者，用多种方法实现8位全加器的设计

  3. 所属分类：讲义

    • 发布日期：2014-11-19
    • 文件大小：29360128
    • 提供者：zh2508

  1. EDA实验全加器设计程序，已通过

  2. EDA实验 全加器设计 大学 EDA实验全加器设计程序，已通过

  3. 所属分类：C/C++

    • 发布日期：2014-12-11
    • 文件大小：287744
    • 提供者：baidu_24130311

  1. 16位全加器

  2. 16位全加器的设计思路，先设计一位在设计四位，进而设计16位

  3. 所属分类：硬件开发

    • 发布日期：2014-12-27
    • 文件大小：412672
    • 提供者：thetime1993

  1. 1位二进制全加器实验

  2. 里面又1位二进制全加器的所以制作 是一个完整的1位二进制全加器 还有程序 和具体实验过程

  3. 所属分类：专业指导

    • 发布日期：2008-11-04
    • 文件大小：190464
    • 提供者：sale888

  1. 全加器仿真实验报告

  2. 全加器实验报告，有原理图和仿真结果

  3. 所属分类：硬件开发

    • 发布日期：2015-06-06
    • 文件大小：317440
    • 提供者：baidu_28269925

  1. 全加器设计与实现

  2. 8位全加器设计与实现，自己编写的。而且步骤齐全，易懂。

  3. 所属分类：其它

    • 发布日期：2015-06-19
    • 文件大小：860160
    • 提供者：aduansiyu

  1. multisim全加器的设计

  2. multisim全加器的设计仿真，通过软件实现数字电路的设计。

  3. 所属分类：嵌入式

    • 发布日期：2008-11-07
    • 文件大小：49152
    • 提供者：canky

  1. 1为全加器实验的详细过程，eda中VHDL语言描述

  2. 1为全加器实验的详细过程，eda中VHDL语言描述

  3. 所属分类：专业指导

    • 发布日期：2008-11-20
    • 文件大小：70656
    • 提供者：nellienellie

  1. VHDL实现全加器程序

  2. 用VHDL实现全加器的程序，用两个半加器进行

  3. 所属分类：专业指导

    • 发布日期：2009-01-02
    • 文件大小：105472
    • 提供者：u010288936

  1. 0.35微米工艺cmos一位全加器ledit版图

  2. 一位全加器版图 ledit 0.35微米工艺cmos集成电路 课程设计

  3. 所属分类：专业指导

    • 发布日期：2009-01-02
    • 文件大小：10240
    • 提供者：dluttengfei

  1. 用VHDL实现的4位和8位全加器以及8位寄存器

  2. 用VHDL实现的4位和8位全加器以及8位寄存器 这是源文件，直接用就可以

  3. 所属分类：专业指导

    • 发布日期：2009-02-06
    • 文件大小：924672
    • 提供者：liaoliang3210

  1. 组成原理课程设计之十六位全加器

  2. 本课程设计关于十六位全加器，采用Max-plusII设计逻辑电路并且进行仿真。该课程设计压缩包里面除了拥有课程设计的所有报告文件外，还拥有由Max-plusII设计的各个部件的pdf。

  3. 所属分类：嵌入式

    • 发布日期：2009-03-13
    • 文件大小：392192
    • 提供者：antino

  1. 四位全加器及仿真程序-verilog

  2. 完整的全加器和仿真程序，四位全加器。采用verilog便携

  3. 所属分类：嵌入式

    • 发布日期：2009-04-13
    • 文件大小：24576
    • 提供者：hanhanks

  1. 对移位寄存器，计数器，全加器，译码器的verilog实例

  2. 对移位寄存器，计数器，全加器，译码器的verilog实例

  3. 所属分类：专业指导

    • 发布日期：2009-04-14
    • 文件大小：792576
    • 提供者：wjzgc_007
« 1 2 3 45 6 7 8 9 10 ... 50 »