注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. add 一位全加器程序

  2. 使用VHDL语言编写的一位全加器程序，希望对大家有帮助

  3. 所属分类：专业指导

    • 发布日期：2009-04-25
    • 文件大小：13312
    • 提供者：dahuaidan111

  1. 全加器代码

  2. 全加器的代码，用了while语句来写，比较麻烦，不是很简洁

  3. 所属分类：硬件开发

    • 发布日期：2018-05-18
    • 文件大小：643
    • 提供者：qq_25799253

  1. 使用Verilog编写的由半加器构成的16位全加器

  2. 综述：使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计，由4个4位的全加器构成；4位全加器由4个1位的全加器构成；1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写，供大家学习参考使用。

  3. 所属分类：硬件开发

    • 发布日期：2018-07-27
    • 文件大小：1024
    • 提供者：qq_31799983

  1. 一位全加器.circ

  2. logisim的设计文件，基于此可进行一位全加器实验

  3. 所属分类：EMC

    • 发布日期：2020-05-09
    • 文件大小：197632
    • 提供者：mrzssss

  1. 四位全加器的modelisim实现.docx

  2. 基于modelsim编写了一个四位二进制全加器的实现代码，适合初学者，附有仿真结果，程序作者编写，测试通过。

  3. 所属分类：嵌入式

    • 发布日期：2020-02-07
    • 文件大小：364544
    • 提供者：xiaonainai1

  1. 一种低功耗全加器设计

  2. 全加器是逻辑控制、数值运算等需要进行大量的乘、加运算的部件的最基本单元,快速和低功耗设计一直都是集成电路设计的研究热点。在对现有全加器电路研究分析的基础上,提出一种基于多数决定函数和标准逻辑门电路的低功耗全加器设计。仿真结果表明,提出的电路在功耗和功耗延迟积的性能方面都有所提高。

  3. 所属分类：其它

    • 发布日期：2020-06-03
    • 文件大小：217088
    • 提供者：weixin_38718262

  1. 74ls153全加器.7z

  2. 主要由74ls153芯片组成的全加器

  3. 所属分类：教育

    • 发布日期：2020-06-01
    • 文件大小：45056
    • 提供者：md55550

  1. proteus8.6：译码器74LS138和门电路设计一个全加器

  2. proteus8.6：译码器74LS138和门电路设计一个全加器 全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。

  3. 所属分类：嵌入式

    • 发布日期：2020-06-01
    • 文件大小：7168
    • 提供者：weixin_43965339

  1. 16位全加器电路的设计与实验

  2. 16位全加器电路的设计与实验课程设计报告书.

  3. 所属分类：专业指导

    • 发布日期：2010-12-23
    • 文件大小：103424
    • 提供者：a286520810

  1. Verilog设计3-8译码器、8位全加器、四分之一分频器.zip

  2. 集成电路作业，Verilog设计3-8译码器、8位全加器、四分之一分频器（时钟周期clk=50ns），内含相对应的测试代码。

  3. 所属分类：C/C++

    • 发布日期：2020-06-16
    • 文件大小：4096
    • 提供者：llory

  1. 16位全加器电路的设计与实现(课程设计)

  2. 16位全加器电路的设计与实现(课程设计)

  3. 所属分类：专业指导

    • 发布日期：2010-07-01
    • 文件大小：392192
    • 提供者：zysq123

  1. 16位全加器电路的设计与实现(课程设计)

  2. 16位全加器电路的设计与实现(课程设计)，希望能给大家带来方便，

  3. 所属分类：专业指导

    • 发布日期：2010-06-29
    • 文件大小：258048
    • 提供者：yy1989sg

  1. 8位全加器的设计解析.pdf

  2. 8位全加器的设计解析.pdf

  3. 所属分类：专业指导

    • 发布日期：2020-07-02
    • 文件大小：2097152
    • 提供者：lx250212

  1. 四位全加器74ls83引脚图及功能表

  2. 本文主要讲了四位全加器74ls83引脚图及功能表，下面一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：377856
    • 提供者：weixin_38603259

  1. 如何用74HC138译码器设计一个全加器？

  2. 本文主要介绍关于74HC138设计全加器电路过程详解。

  3. 所属分类：其它

    • 发布日期：2020-07-14
    • 文件大小：174080
    • 提供者：weixin_38552083

  1. 半加器和全加器的区别是什么

  2. 本文主要讲了半加器和全加器的区别是什么，下面一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：43008
    • 提供者：weixin_38686153

  1. 半加器和全加器的真值表

  2. 本文主要讲了半加器和全加器的真值表，一起来学习一下

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：21504
    • 提供者：weixin_38669091

  1. 两个半加器组成全加器

  2. 用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：29696
    • 提供者：weixin_38612648

  1. 半加器和全加器的作用

  2. 本文主要讲了一下关于半加器和全加器的作用，下面一起来看看

  3. 所属分类：其它

    • 发布日期：2020-07-19
    • 文件大小：18432
    • 提供者：weixin_38644097

  1. 基于Verilog语言设计32位全加器

  2. 基于Verilog语言设计的电路。基于Verilog设计一个32位全加器，这个32位全加器是基于8位全加器、4位全加器设计的。

  3. 所属分类：其它

    • 发布日期：2020-08-05
    • 文件大小：444
    • 提供者：yixiaoyaobd
« 1 2 3 4 56 7 8 9 10 ... 50 »