注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 多层PCB布局的一般原则

  2. 多层PCB电路板布局布线的一般原则设计人员在电路板布线过程中需要遵循的一般原则如下：　　　　（1）元器件印制走线的间距的设置原则。不同网络之间的间距约束是由电气绝缘、制作工艺和元件 ）元器件印制走线的间距的设置原则。 大小等因素决定的。例如一个芯片元件的引脚间距是 8mil，则该芯片的【Clearance Constraint】就 不能设置为 10mil，设计人员需要给该芯片单独设置一个 6mil 的设计规则。同时，间距的设置还要考 虑到生产厂家的生产能力。　　　　另外，影响元器件的一个重要因素

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：75776
    • 提供者：weixin_38537541

  1. 为何PCB设计需要3D功能

  2. 近几年，网络数量的增加、更严格的设计约束和布线密度，以及向高速度、高密度项目的逐步迁移，加剧了PCB的复杂性。幸运的是，PCB设计工具近年来已得到稳步发展，以应对这种日渐复杂的设计领域所带来的挑战。一项重大改变——3D功能的采用，有望使设计者可以兼顾设计创新和市场的竞争力。3D设计面临的挑战传统上，电路板设计者都依赖于设计样机，以便在制造前确保设计的形状、适配度和功能性。虽然可行，但这种方法有许多缺点。首先，在制造出实际样机之前设计者不能确定电路板是否适合。其次，这种方法一般会导致设计过程中需要

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：133120
    • 提供者：weixin_38619207

  1. 如何对包含数模混合的 PCB 设计进行合理的控制

  2. 对于以下基本概念的理解非常重要，掌握有关数模混合设计的基本概念，有助于理解后面制定得很严格的布局和布线设计规则，从而在终端产品数模混合的设计时，不会轻易打折执行其中的重要约束规则。并且有助于灵活有效地处理数模混合设计方面可能遇到的串扰问题。1. 模拟信号与数字信号在抗干扰能力方面的重要区别数字信号电平有较强的抗干扰能力，而模拟信号的抗干扰能力很差。举个例子，3V 电平的数字信号，即使接收到 0.3V 的串扰信号，也可以容忍，不会对逻辑状态产生影响。但在模拟信号领域，有些信号极微弱，例如 GSM

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：116736
    • 提供者：weixin_38576392

  1. 关于数模混合PCB设计，知道这些事半功倍

  2. 一、设计的基本概念理解　　很多产品都包含的  设计，不同的信号具有不同的抗干扰能力。在互连设计过程中必须对不同信号之间的串扰进行合理的控制才能保证终产品的指标要求。　　对于以下基本概念的理解非常重要，掌握有关设计的基本概念，有助于理解后面制定得很严格的布局和布线设计规则，从而在终端产品数模混合的设计时，不会轻易打折执行其中的重要约束规则。并且有助于灵活有效地处理数模混合设计方面可能遇到的串扰问题。　　1. 模拟信号与数字信号在抗干扰能力方面的重要区别　　数字信号电平有较强的抗干扰能力，而模拟信号

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：195584
    • 提供者：weixin_38636763

  1. 使用时序分析器

  2. 我们先来看看时序分析器如何打开，单独运行版本，可以从ISE的程序启动目录下打开，如图1所示。 　　图1 启动单独运行时序分柝器 　　打开时序分析器后，需要指定NCD设计文件和PCF约束文件。如果要做Post-MAP（映射后）的时序分析，需打开design＿map.ncd文件；如果要做Post－Place ＆ Route（布局布线）后的时序分析时，需要打开design.ncd文件，如图1所示。 　　我们也可以直接在ISE工程里打开时序分析器。如果要做Post－MAP（映射后）时序分析，则在

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：508928
    • 提供者：weixin_38690376

  1. Xplorer时序收敛技术

  2. 时序收敛(Timing Closure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程，以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的，嵌入在ISE工具中时序收敛设计流程。ISE有很多选项设置和策略，但是无法保证哪种选项或约束会对所有的设计带来的效果。Xplorer技术能够帮助用户找到的工具选项来实现时序要求或者找到设计的性能，它是用PERL脚本设计的一种时序收敛工具，通过采用不同策略和选项来运行多个布局布线版本并找出满足时序要求

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：39936
    • 提供者：weixin_38738528

  1. 使用FPGA底层编辑器一

  2. 在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息。 　　图1  FPGA底层编辑器界面 　　（1）建立一个新的设计或打开一个原有设计，在建立一个新设计之前，需先关闭已打开的设计。  　　■在菜单栏中选择【File】→（New】命令建立一个新的设计，在【Design File】文本框中输入de

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：831488
    • 提供者：weixin_38616359

  1. FPGA底层编辑器相关的输入／输出文件

  2. FPGA Editor相关文件如下。  　　（1）输入文件.NCD：该文件由映射（Map）流程或布局布线（Place＆Route）流程生成，使用FPGA Editor可以编辑NCD文件，也可以将的结果保存为NCD文件。  　　（2）输出文件.PCF：物理约束（PCF）文件是映射程序生成的文本文件，它与UCF中的约束基本相同，该文件可以在FPGA Editor中编辑并输出。  　　（3）输入文件.NMC：该文件是一个物理宏库文件，其中包含物理宏库的定义，同时这个物理宏可以在FPGA Editor及

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：23552
    • 提供者：weixin_38672815

  1. EDA工具介绍之Magma工具简介

  2. 〓 Blast Create 　　设计师可以通过Blast Create对RTL级代码进行综合、观察、*估，改善其代码质量、设计约束和设计可测性；并且通过SVP技术建立地设计原型进行布局规划。 Blast Create 包括逻辑综合、物理综合、DFT分析和扫描链插入、功率优化和静态时序分析并具有统一的用户环境。通过Blast Create可很好的完成前端设计和后端设计的连接，缩短了设计周期。 　　主要特点： 　　1、全特性的、高容量的RTL综合引擎，并提供一种可预测设计收敛的途径； 　　

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：78848
    • 提供者：weixin_38500047

  1. 汽车音响导航系统中DDR高速信号的PCB设计

  2. 在以往汽车音响的系统设计当中， 一块PCB上的时钟频率在30~50MHz已经算是很高了，而现在多数PCB的时钟频率超过100MHz,有的甚至达到了GHz数量级。为此，传统的以网表驱动的串行式设计方法已经不能满足今天的设计要求，现在必须采用更新的设计理念和设计方法，即将以网表驱动的串行的设计过程， 改变成将整个设计各环节并行考虑的一个并行过程。也就是说将以往只在PCB布局、布线阶段才考虑的设计要求和约束条件， 改在原理图设计阶段就给予足够的关注和评估，在设计初期就开始分析关键器件的选择，构想关键网

  3. 所属分类：其它

    • 发布日期：2021-01-14
    • 文件大小：528384
    • 提供者：weixin_38655810
« 1 2 ... 4 5 6 7 8 9»