注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 高速PCB设计指南1-8

  2. 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束

  3. 所属分类：其它

    • 发布日期：2011-04-01
    • 文件大小：222208
    • 提供者：westsee

  1. Xilinx的ISE软件高级设计功能的使用.rar

  2. 10.1 结构向导（Architecture Wizard） 10.2 管脚约束（PACE） 10.3 设计约束（Constrain Editor） 10.4 功耗分析（Xpower） 10.5 手工布局工具（Floorplanner） 10.6 手工布线工具（FPGA Editor） 10.7 下载工具（iMPACT） 10.8 PROM 文件生成（PROM File Format） 10.9 模块化设计工具（Modular Design） 10.9 小结

  3. 所属分类：硬件开发

    • 发布日期：2020-09-06
    • 文件大小：388096
    • 提供者：han980630

  1. 标准芯片单元可连通性的检测方法

  2. 介绍了一种标准芯片单元可连通性的检测方法，可以有效检测标准芯片单元的可连通性，在布局布线阶段之前，改进标准单元的版图，或者增加布局布线的约束条件，从而保证标准芯片单元的设计对布局布线的友好性。通过对标准芯片单元的检测和改进，可以有效提高芯片的整体可连通性，从而节约布局布线阶段的工作时间，减少开发周期，提高芯片良率。本方法可以实现标准芯片单元库的全覆盖检测，通过优化算法，可以在尽可能减少芯片测试工作量的前提下，实现90%以上的随机场景再现。通过在不同技术节点标准芯片单元检测中的应用，有效地捕获了标

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：522240
    • 提供者：weixin_38728624

  1. PCB设计布通率及设计效率技巧

  2. 如果你所使用的EDA工具软件能够列出信号的布线长度，检查这些数据，你可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进行整理和编辑。

  3. 所属分类：其它

    • 发布日期：2020-10-22
    • 文件大小：77824
    • 提供者：weixin_38621897

  1. PCB技术中的多层PCB布局的一般原则

  2. 多层PCB电路板布局布线的一般原则设计人员在电路板布线过程中需要遵循的一般原则如下：　　　　（1）元器件印制走线的间距的设置原则。不同网络之间的间距约束是由电气绝缘、制作工艺和元件 ）元器件印制走线的间距的设置原则。 大小等因素决定的。例如一个芯片元件的引脚间距是 8mil，则该芯片的【Clearance Constraint】就 不能设置为 10mil，设计人员需要给该芯片单独设置一个 6mil 的设计规则。同时，间距的设置还要考 虑到生产厂家的生产能力。　　　　另外，影响元器件的一个重要因素

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：76800
    • 提供者：weixin_38665122

  1. 汽车电子中的汽车音响导航系统中DDR高速信号的PCB设计

  2. 在以往汽车音响的系统设计当中， 一块PCB上的最高时钟频率在30~50MHz已经算是很高了，而现在多数PCB的时钟频率超过100MHz,有的甚至达到了GHz数量级。为此，传统的以网表驱动的串行式设计方法已经不能满足今天的设计要求，现在必须采用更新的设计理念和设计方法，即将以网表驱动的串行的设计过程， 改变成将整个设计各环节并行考虑的一个并行过程。也就是说将以往只在PCB布局、布线阶段才考虑的设计要求和约束条件， 改在原理图设计阶段就给予足够的关注和评估，在设计初期就开始分析关键器件的选择，构想关

  3. 所属分类：其它

    • 发布日期：2020-10-20
    • 文件大小：393216
    • 提供者：weixin_38607479

  1. 设计质量及其对设计收敛的影响

  2. SoC（系统单芯片）设计的成本持续飞涨，市场窗口不断缩减，而设计的复杂性却一直以指数级增长。这些挑战只是SoC设计者要面对的问题之一。为防止出现大的麻烦，设计者必须确保SoC实现设计收敛，包括满足某些重要目标，如性能、功耗与面积。然而，设计收敛的目标通常会互相冲突。设计者必须不断在各个因素之间作出折中，确保设计处于最终用户应用的需求范围内。 　　一个典型SoC设计开始于一个RTL（寄存器传输级）描述，它表述了用户的意图，以及一组驱动实现的设计约束。设计团队首先要验证RTL，通过仿真与形式验证，

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：364544
    • 提供者：weixin_38535221

  1. EDA/PLD中的EDA工具介绍之Magma工具简介

  2. 〓 Blast Create 　　设计师可以通过Blast Create对RTL级代码进行综合、观察、*估，改善其代码质量、设计约束和设计可测性；并且通过SVP技术建立精确地设计原型进行布局规划。 Blast Create 包括逻辑综合、物理综合、DFT分析和扫描链插入、功率优化和静态时序分析并具有统一的用户环境。通过Blast Create可很好的完成前端设计和后端设计的连接，缩短了设计周期。 　　主要特点： 　　1、全特性的、高容量的RTL综合引擎，并提供一种可预测设计收敛的途径；

  3. 所属分类：其它

    • 发布日期：2020-11-11
    • 文件大小：79872
    • 提供者：weixin_38589774

  1. 多时钟域下同步器的设计与分析

  2. 摘　　要：本文提出了多时钟域逻辑设计中的一般问题，介绍了异步电路设计中同步化处理的重要作用，分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。 　　引言 　　在数字电路设计中，大部分设计都是同步时序设计，所有的触发器都是在同一个时钟节拍下进行翻转。这样就简化了整个设计，后端综合、布局布线的时序约束也不用非常严格。但是在设计与外部设备的接口部分时，大部分外部输入的信号与本地时钟是异步的。在SoC设计中，可能同时存在几个时钟域，信号的输出驱动和输入采样在不同的时钟节拍下进行，可能会出现一些

  3. 所属分类：其它

    • 发布日期：2020-11-10
    • 文件大小：134144
    • 提供者：weixin_38582909

  1. 通信与网络中的在Place＆Route流程中观察／编辑布局设计的结果

  2. Place ＆ Route流程允许布局规划器观察和重新修改由手动及自动方式产生的布局规划结果，并可反复调整。即对布局规划设计进行修改、映射、布局布线及修改等流程的不断迭代，直到达到设计所要求的性能。这种方式的布局规划操作步骤如下。 　　（1）用HDL或图形接口输入设计。 　　（2）运行NGDBuild创建NGD文件。  　　（3）使用布局规划器对设计进行约束划分。  　　（4）运行映射及布局布线程序，将设计实现到目标器件中。  　　（5）查看布局布线的结果，并根据布局布线工具实现的结果修改当

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：37888
    • 提供者：weixin_38652270

  1. 通信与网络中的转换（Translate）流程的平面规划设计

  2. 转换流程的布局设计通常称做“布局布线前的布局规划”，在布局规划时首先需要将综合后所生成的网表文件由Translate转换成NGD文件。该文件在执行Floorplan Design前，已经自动处理完毕。NGD文件包含设计开始时输入的包含位置的用户约束文件UCF或网表约束文件NCF，还可以包含设计中例化后的IP宏和输出Floorplan File（FNF）文件。  　　（1）在【 Processes for Source】窗口中执行【Translate】流程中的Floorplan Design，出现

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：599040
    • 提供者：weixin_38719540

  1. EDA/PLD中的使用FPGA底层编辑器一

  2. 在Place ＆ Route布局布线流程中双击【View／Edit Routed Design（FPGA Editor）】选项，出现图1所示的界面。在布局布线流程中运行底层编辑器与映射（Map）流程中执行的结果是有区别的，其中包含所有布线的详细信息。 　　图1  FPGA底层编辑器界面 　　（1）建立一个新的设计或打开一个原有设计，在建立一个新设计之前，需先关闭已打开的设计。  　　■在菜单栏中选择【File】→（New】命令建立一个新的设计，在【Design File】文本框中输入de

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：521216
    • 提供者：weixin_38654855

  1. EDA/PLD中的FPGA底层编辑器相关的输入／输出文件

  2. FPGA Editor相关文件如下。  　　（1）输入文件.NCD：该文件由映射（Map）流程或布局布线（Place＆Route）流程生成，使用FPGA Editor可以编辑NCD文件，也可以将最后的结果保存为NCD文件。  　　（2）输出文件.PCF：物理约束（PCF）文件是映射程序生成的文本文件，它与UCF中的约束基本相同，该文件可以在FPGA Editor中编辑并输出。  　　（3）输入文件.NMC：该文件是一个物理宏库文件，其中包含物理宏库的定义，同时这个物理宏可以在FPGA Edito

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：25600
    • 提供者：weixin_38607026

  1. EDA/PLD中的Xplorer时序收敛技术

  2. 时序收敛(Timing Closure)指时序的不断逼近，原理是采用多次迭代(循环)的技术。因此时序收敛就是一个不断反复的过程，以确保设计中的每个路径都满足时序要求。Xplorer是Xilinx定义的，嵌入在ISE工具中时序收敛设计流程。ISE有很多选项设置和策略，但是无法保证哪种选项或约束会对所有的设计带来最佳的效果。Xplorer技术能够帮助用户找到最佳的工具选项来实现时序要求或者找到设计的最高性能，它是用PERL脚本设计的一种时序收敛工具，通过采用不同策略和选项来运行多个布局布线版本并找出

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：40960
    • 提供者：weixin_38664159

  1. 嵌入式系统/ARM技术中的利用FPGA Editor修改ChipScope Pro Core的信号输出

  2. 对于高密度和复杂的逻辑设计，每次在ChipScope Pro Core中修改信号探点都需要重新进行设计实现。执行该流程不仅需要花费较长的映射及布局布线时间，并且经过布局布线后每次的设计结果都有可能不同；除非提供了完整的时序约束。这样，ChipScope Pro Analyzer的跟踪和分析不能提供一致的结果。显然，这种设计策略并不是最好的。利用FPGA Editor和ChipScope Proェ具的协同工作，可在FPGA Editor中对器件内的ChipScope Pro Core探点直接修改。

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：257024
    • 提供者：weixin_38619467

  1. EDA/PLD中的使用时序分析器

  2. 我们先来看看时序分析器如何打开，单独运行版本，可以从ISE的程序启动目录下打开，如图1所示。 　　图1 启动单独运行时序分柝器 　　打开时序分析器后，需要指定NCD设计文件和PCF约束文件。如果要做Post-MAP（映射后）的时序分析，需打开design＿map.ncd文件；如果要做Post－Place ＆ Route（布局布线）后的时序分析时，需要打开design.ncd文件，如图1所示。 　　我们也可以直接在ISE工程里打开时序分析器。如果要做Post－MAP（映射后）时序分析，则在

  3. 所属分类：其它

    • 发布日期：2020-11-17
    • 文件大小：318464
    • 提供者：weixin_38555019

  1. 单片机与DSP中的高速数字电路的设计与仿真

  2. 高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具，仿真结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。目前这样的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是个简单好用的工具，软件中包含两个工具LineSim和BoardSim。LineSim用在布线设计前约束布线和各层的参数、设

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：184320
    • 提供者：weixin_38647039

  1. PCB技术中的高速PCB设计中的串扰分析与控制研究

  2. 当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势，如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学，这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sign-Off，设计空间探测、互联规划、电气规则约束的互联综合，以及专家系统等技术方法的提出也为高效率更好地解决信号完整

  3. 所属分类：其它

    • 发布日期：2020-12-03
    • 文件大小：261120
    • 提供者：weixin_38606169

  1. 通信与网络中的WiMAX技术在无线IP视频监控中的应用

  2. 1 引言 　　随着全球安防市场迅猛发展，安防设备的需求与日俱增，其中，视频监控的产品成为安防设备中的重要组成部分。由于无线方式可避免布线的麻烦和节省成本，以及摄像头可摆脱线缆约束达到更好的隐藏目的，无线视频监控的需求越来越大。若附近有计算机连入IP网络，则基于IP的视频监控可更有效地实施监控。 　　随着无线通信技术的进步，人们已从IEEE 802.11标准的应用中享受到无线网络的灵活和便捷，进一步刺激了对无线通信产品的需求。可以说Wi-Fi是802.11标准的代表技术，而WiMAX(Worl

  3. 所属分类：其它

    • 发布日期：2020-12-05
    • 文件大小：113664
    • 提供者：weixin_38629976

  1. 高速PCB设计中的串扰分析与控制研究

  2. 当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势，如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学，这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sign-Off，设计空间探测、互联规划、电气规则约束的互联综合，以及系统等技术方法的提出也为高效率更好地解决信号完整性问

  3. 所属分类：其它

    • 发布日期：2021-01-20
    • 文件大小：336896
    • 提供者：weixin_38578242
« 1 2 3 4 5 6 7 89 »