注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. synopsys软件简介《一》

  2. synopsys软件简介《一》 2007-08-09 一 Astro 　Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro可以满足5千万门、时钟频率GHz、在0.10及以下工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功于Synopsys在其中集成的两项最新技术：PhySiSys和Milkyway DUO结构。 二 DFT DFT Compiler提供独创的“一遍测试综合”技术和方案。它和Design Compil

  3. 所属分类：C++

    • 发布日期：2009-04-30
    • 文件大小：30720
    • 提供者：beijing20080

  1. 高速PCB设计指南1-8

  2. 高速PCB设计指南之（一~八 ）目录 2001/11/21 CHENZHI/LEGENDSILICON 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用

  3. 所属分类：硬件开发

    • 发布日期：2009-05-07
    • 文件大小：215040
    • 提供者：snowflack

  1. 高速PCB设计指南，不用我多介绍的了！！！！！！！！！

  2. 高速PCB设计指南。不用我多介绍的了！！！！！！！！！ 高速PCB设计指南之（一~八 ）目录 2001/11/21 CHENZHI/LEGENDSILICON 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP

  3. 所属分类：硬件开发

    • 发布日期：2009-05-12
    • 文件大小：229376
    • 提供者：mayp

  1. 校园网整体解决方案.doc

  2. 1.序言 3 2.需求分析报告 3 2.1.用户业务需求分析： 4 2.1.1用户业务类型需求分析 4 2.1.2网络功能需求分析： 4 2.2.网络性能需求分析： 6 2.3.网络结构需求分析： 6 2.4.网络扩展性需求分析： 7 2.5.网络性能需求分析： 8 2.6.网络安全需求分析： 9 2.7.网络可靠性需求分析： 10 2.8网络管理需求分析： 11 2.9网络架构的设计 11 2.10.网络投资约束条件分析： 13 2.10.1 核心交换机的选型 14 2.10.2接入交换机选

  3. 所属分类：网络基础

    • 发布日期：2009-06-23
    • 文件大小：548864
    • 提供者：renqiuqiu5

  1. 高速PCB设计原则及技巧指南

  2. 目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路板的设计准则

  3. 所属分类：硬件开发

    • 发布日期：2009-07-16
    • 文件大小：214016
    • 提供者：rwliubin

  1. DxDesigner_介绍

  2. 简单的原理图/PCB 双向设计流程已不能满足大型高端电子产品开发的需要。产品的可 靠性、研发成本、设计周期通常受以下因素的困扰： ♦ 能否保证被采用的元器件性价比最高、供应最及时 ♦ 经典电路和通用电路模块能否在不同的设计里快速复用 ♦ 产品的逻辑功能会不会受到材料物理特性的影响 ♦ 电路中的关键信号能否在画原理图的同时定义其布线规则约束 ♦ 对于大型电子产品的设计，能否采用团队工作模式以缩短研发周期 ♦ 分发到采购、生产等各个部门的设计数据是否一致

  3. 所属分类：专业指导

    • 发布日期：2009-07-21
    • 文件大小：690176
    • 提供者：dianzi12345

  1. 华为印制电路板（PCB）设计规范

  2. 华为印制电路板（PCB）设计规范3 3 3 目 录 1. 1 适用范围 4 2. 2 引用标准 4 3. 3 术语 4 4. 4 目的 2 .1 4.1 提供必须遵循的规则和约定 2 .2 4.2 提高PCB设计质量和设计效率 2 5. 5 设计任务受理 2 .3 5.1 PCB设计申请流程 2 .4 5.2 理解设计要求并制定设计计划 2 6. 6 设计过程 2 .5 6.1 创建网络表 2 .6 6.2 布局 3 .7 6.3 设置布线约束条件 4 .8 6.4 布线前仿真（布局评估，待扩

  3. 所属分类：嵌入式

    • 发布日期：2009-12-09
    • 文件大小：486400
    • 提供者：zhaoqig

  1. 华为印制电路板（PCB）设计规范.pdf

  2. 目录 1. 1 适用范围 4 2. 2 引用标准 4 3. 3 术语 4 4. 4 目的 2 .1 4.1 提供必须遵循的规则和约定 2 .2 4.2 提高PCB设计质量和设计效率 2 5. 5 设计任务受理 2 .3 5.1 PCB设计申请流程 2 .4 5.2 理解设计要求并制定设计计划 2 6. 6 设计过程 2 .5 6.1 创建网络表 2 .6 6.2 布局 3 .7 6.3 设置布线约束条件 4 .8 6.4 布线前仿真（布局评估，待扩充） 8 .9 6.5 布线 8 .10 6.

  3. 所属分类：硬件开发

    • 发布日期：2011-11-14
    • 文件大小：488448
    • 提供者：wanyecheng

  1. 高速PCB板信号完整性仿真分析及应用

  2. 信号完整性主要就是指电路系统中信号的质量。引起信号完整性问题的原因 比较复杂,元器件的参数、PCB 的参数、元器件在 PCB 上的布局、高速信号的布线等都是影响信号完整性的重要因素。信号完整性问题主要表现为:延迟、反射、过冲、振铃、串扰、时序、同步切换噪声、EMI 等。 本课题对于高速信号完整性的主要问题，包括反射，串扰等进行了一系列理 论分析和仿真，并找到解决这些问题的方法。在此基础上，以具体设计——高清垫片机为例，根据高速 PCB 的信号完整性设计流程进行系统分析与设计， 在Mentor

  3. 所属分类：硬件开发

    • 发布日期：2013-02-18
    • 文件大小：2097152
    • 提供者：pengwangguo

  1. spartan6的ddr2参考设计

  2. spartan6的ddr2参考设计，allegro格式，有布线约束 做硬件的可以参考

  3. 所属分类：硬件开发

    • 发布日期：2013-05-14
    • 文件大小：3145728
    • 提供者：hyujkiol

  1. 高速PCB设计指南 布局布线

  2. 高速PCB设计指南之一 第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 高速PCB设计指南之二 第一篇 高密度(HD)电路的设计 第二篇 抗干扰3（部分） 第三篇 印制电路板的可靠性设计-去耦电容配置 第四篇 电磁兼容性和PCB设计约束 高速PCB设计指南之。。。。。。。。

  3. 所属分类：专业指导

    • 发布日期：2009-02-18
    • 文件大小：2097152
    • 提供者：hualingxin

  1. optaplanner, Java约束求解器解决车辆布线员工排班及其他规划问题.zip

  2. optaplanner, Java约束求解器解决车辆布线员工排班及其他规划问题 OptaPlannerwww.optaplanner.org快速开发开始要生成并从源代码运行，请执行以下操作：$ mvn clean install -DskipTests$ cd optaplanner-example

  3. 所属分类：其它

    • 发布日期：2019-09-18
    • 文件大小：59768832
    • 提供者：weixin_38744207

  1. optaplanner, Java约束求解器解决车辆布线员工排班及其他规划问题.zip

  2. optaplanner, Java约束求解器解决车辆布线员工排班及其他规划问题 OptaPlannerwww.optaplanner.org快速开发开始要生成并从源代码运行，请执行以下操作：$ mvn clean install -DskipTests$ cd optaplanner-example

  3. 所属分类：其它

    • 发布日期：2019-10-11
    • 文件大小：59768832
    • 提供者：weixin_38743506

  1. 印制电路板（PCB）

  2. 深圳市华为技术有限公司企业标准 目录 1. 1 适用范围 4 2. 2 引用标准 4 3. 3 术语 4 4. 4 目的 2 .1 4.1 提供必须遵循的规则和约定 2 .2 4.2 提高PCB设计质量和设计效率 2 5. 5 设计任务受理 2 .3 5.1 PCB设计申请流程 2 .4 5.2 理解设计要求并制定设计计划 2 6. 6 设计过程 2 .5 6.1 创建网络表 2 .6 6.2 布局 3 .7 6.3 设置布线约束条件 4 .8 6.4 布线前仿真（布局评估，待扩充） 8 .9

  3. 所属分类：嵌入式

    • 发布日期：2010-08-11
    • 文件大小：698368
    • 提供者：bssdtn

  1. 高速PCB设计中的时序分析及仿真策略

  2. 详细讨论了在高速PCB设计中最常见的公共时钟同步和源同步电路的时序分析方法,并结合宽带网交换机设计实例在CADENCE仿真软件平台上进行了信号完整性仿真及时序仿真,得出用于指导PCB布局､布线约束规则的过程及思路｡实践证实,在高速设计中进行正确的时序分析及仿真对保证高速PCB设计的质量和速度十分必要｡

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：115712
    • 提供者：weixin_38623080

  1. 手机射频PCB板布局布线经验总结

  2. 在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满足的条件加以总结。

  3. 所属分类：其它

    • 发布日期：2020-07-22
    • 文件大小：142336
    • 提供者：weixin_38607479

  1. 红外成像组件中小型化处理板的设计

  2. 在小型化红外成像组件中，处理板是核心。详细介绍了小型化处理板设计过程中的各项工作，包括：总体方案设计、主要器件选型、电源分配系统（PDS）设计、信号完整性和电源完整性设计方面的各项措施和LPDDR2与FPGA的接口信号之间的布线约束规则的制定，讨论了存储器接口带宽的计算方法以及Cyclone V FPGA的硬核存储器控制器对于存储器接口带宽的提高。

  3. 所属分类：其它

    • 发布日期：2020-10-15
    • 文件大小：391168
    • 提供者：weixin_38669793

  1. PCB技术中的高速PCB设计中的时序分析及仿真策略

  2. 摘要：详细讨论了在高速ＰＣＢ设计中最常见的公共时钟同步（ＣＯＭＭＯＮ ＣＬＯＣＫ）和源同步（ＳＯＵＲＣＥ ＳＹＮＣＨＲＯＮＯＵＳ）电路的时序分析方法，并结合宽带网交换机设计实例在ＣＡＤＥＮＣＥ仿真软件平台上进行了信号完整性仿真及时序仿真，得出用于指导ＰＣＢ布局、布线约束规则的过程及思路。实践证实在高速设计中进行正确的时序分析及仿真对保证高速ＰＣＢ设计的质量和速度十分必要。 关键词：公共时钟同步 源同步 信号完整性 时序 仿真在网络通讯领域，ＡＴＭ交换机、核心路由器、千兆以太网以及各种网关

  3. 所属分类：其它

    • 发布日期：2020-12-10
    • 文件大小：111616
    • 提供者：weixin_38731979

  1. 手机RF射频PCB板布局布线的经验总结

  2. 射频(RF)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种“黑色艺术”，但这个观点只有部分正确，RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。     不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的RF设计课题值得讨 论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，所以这些对手机的EMC、EMI影响都很大，下面就对手机PCB板的在设计RF布局时必须满 足的条件加以总结：    

  3. 所属分类：其它

    • 发布日期：2021-01-19
    • 文件大小：215040
    • 提供者：weixin_38750829

  1. 布线工程师如何充分掌控时钟信号？

  2. 在数字电路设计中，是一种在高态与低态之间振荡的信号，决定着电路的性能。在应用中，逻辑可能在上升沿、下降沿触发，或同时在上升沿和下降 沿触发。由于溢出给定时钟域的极多，故有必要插入缓冲器树来充足地驱动逻辑。时钟树通常带有必须满足的延迟、歪曲率、功率及信号完整性 要求。　　当电路从前工序设计人员转移到后工序时，可以认为时钟概述与图表是必须沟通的关键信息。多年以来，由于沟通失误，数以小时、天甚至是星期计的设计工作沦为白费，需要包括时钟树在内的全套重新合成。　　在布线之前，采用的时钟来用于合成及时序约束

  3. 所属分类：其它

    • 发布日期：2021-01-12
    • 文件大小：141312
    • 提供者：weixin_38681218
« 1 2 34 5 6 7 8 9 »