点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 布线约束
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
华为PCB规范.pdf
1. 1 适用范围 4 2. 2 引用标准 4 3. 3 术语 4 4. 4 目的 2 .1 4.1 提供必须遵循的规则和约定 2 .2 4.2 提高PCB设计质量和设计效率 2 5. 5 设计任务受理 2 .3 5.1 PCB设计申请流程 2 .4 5.2 理解设计要求并制定设计计划 2 6. 6 设计过程 2 .5 6.1 创建网络表 2 .6 6.2 布局 3 .7 6.3 设置布线约束条件 4 .8 6.4 布线前仿真(布局评估,待扩充) 8 .9 6.5 布线 8 .10 6.6 后
所属分类:
嵌入式
发布日期:2009-06-14
文件大小:488448
提供者:
qiaoqiao159
高速PCB设计简明教程
一、1、PCB布线 2、PCB布局 3、高速PCB设计 二、1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、1、印制电路板的可靠性设计 五、1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、1、混合信号电路板的设计准则 2、分区设计 3、
所属分类:
硬件开发
发布日期:2009-11-10
文件大小:214016
提供者:
markhwa
RFID技术中的手机RF射频PCB板布局布线的经验总结
射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但这个观点只有部分正确,RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。 不过,在实际设计时,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然,有许多重要的RF设计课题值得讨 论,包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波,所以这些对手机的EMC、EMI影响都很大,下面就对手机PCB板的在设计RF布局时必须满 足的条件加以总结:
所属分类:
其它
发布日期:2020-10-16
文件大小:230400
提供者:
weixin_38635684
PCB技术中的PCB布线技术中的抗干扰设计
摘 要:本文通过几个典型的例子分析了各种干扰产生的途径和原因,介绍了PCB(Printing Circuit Board)设计中的一些特殊规则及抗干扰设计的要求。 关键词:布线技术 电磁干扰 PCB PROTEL软件 随着电子技术的飞速发展,PCB的密度越来越高,电子系统的工作频率也越来越高;模拟电路、数字电路、大规模的集成电路和大功率电路的混合使用以及电子设备的工作带宽越来越宽,灵敏度越来越高;并随着网络技术的应用,连接各设备之间的电缆和空间联网也越来越复杂。实践证
所属分类:
其它
发布日期:2020-10-21
文件大小:254976
提供者:
weixin_38668776
在FPGA设计环境中加时序约束的技巧
为了让逻辑综合器和布局布线器能够根据时序的约束条件找到真正需要优化的路径,我们还需要对时序报告进行分析,结合逻辑综合器的时序报告,布线器的时序报告,通过分析,可以看出是否芯片的潜能已经被完全挖掘出来.
所属分类:
其它
发布日期:2020-10-24
文件大小:81920
提供者:
weixin_38621565
PCB技术中的手机RF射频PCB板布局布线经验总结
老工程师的分享: 伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但这个观点只有部分正确,RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。 不过,在实际设计时,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然,有许多重要的RF设计课题值得讨论,包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波,所以这些对手机的
所属分类:
其它
发布日期:2020-11-06
文件大小:148480
提供者:
weixin_38717579
EDA/PLD中的用Allegro对s3c2410的BGA封装布线
由于s3c2410或者2440是采用的BGA封装,看了网上专门有BGA封装的电子资料,是介绍规则的,但是我感觉做起来非常麻烦,所以就觉得是否可以采用最直接的办法使用Allegro的扇出功能呢?首先是设置通孔,这个在约束条件管理器中设置 点击物理规则(physicalruleset)设置中的Setvalues 一定注意这个地方的设置如果你想采用的过孔没有出现在左边的方框内,请查看是否正确设置了userpreference设置中的Design_paths中的psmpath
所属分类:
其它
发布日期:2020-11-11
文件大小:324608
提供者:
weixin_38570459
PCB技术中的使用参数化约束进行PCB设计
如今PCB设计考虑的因素越来越复杂,如时钟、串扰、阻抗、检测、制造工艺等等,这经常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这些参数编到公式中,协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对立的参数。 近年来对PCB布局布线的要求越来越复杂,集成电路中晶体管数量还在按摩尔定律预计的速度不断上升,从而使得器件速度更快且每个脉冲沿上升时间缩短,同时管脚数也越来越多——常常要到500~2,000个管脚。所有这一切都会在设计PCB时带来密度、时钟以
所属分类:
其它
发布日期:2020-11-09
文件大小:190464
提供者:
weixin_38747233
嵌入式系统/ARM技术中的嵌入式DDR总线的布线分析与设计
引 言 嵌入式DDR(Double Data Rate,双数据速率)设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。随着嵌入式系统的处理能力越来越强大,实现的功能越来越多,系统的工作频率越来越高,DDR的工作频率也逐渐从最低的133 MHz提高到200 MHz,从而实现了更大的系统带宽和更好的性能。然而,更高的工作频率同时也对系统的稳定性提出了更高的要求,这需要硬件设计者对电路的布局走线有更多的约束和考虑。而影响整个系统能否工作正常且稳定的最重要的部分就是DDR部分的电路设计。
所属分类:
其它
发布日期:2020-11-19
文件大小:100352
提供者:
weixin_38614812
EDA/PLD中的周期约束分析
周期〈Period)约束的对象是该时钟所驱动的所有同步元件之间的路径,但是不会覆盖如图1所示的A、B、C和D路径,以及输入引脚到输出引脚〈纯组合逻辑〉、输入引脚到闷步元件、同步元件到输出引脚,还有Clk1到Clk2之间的异步路径, 在进行周期Period约柬之前,需要对电路的时钟周期进行估计,不要便用过松或过紧的约束。设讨内部电路所能达到的最南运行频率取决于同步元件本身的建立保持时间,以及同步元件之间的逻辑和布线延迟。虽然布线延时无法估计,但逻辑延时应该可以大致估计,如图2所示。通常可以根
所属分类:
其它
发布日期:2020-11-17
文件大小:280576
提供者:
weixin_38601311
嵌入式系统/ARM技术中的嵌入式DDR息线的布线分析与设计
引 言 嵌入式DDR(Double Data Rate,双数据速率)设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。随着嵌入式系统的处理能力越来越强大,实现的功能越来越多,系统的工作频率越来越高,DDR的工作频率也逐渐从最低的133 MHz提高到200 MHz,从而实现了更大的系统带宽和更好的性能。然而,更高的工作频率同时也对系统的稳定性提出了更高的要求,这需要硬件设计者对电路的布局走线有更多的约束和考虑。而影响整个系统能否工作正常且稳定的最重要的部分就是DDR部分的电路设计。
所属分类:
其它
发布日期:2020-11-15
文件大小:201728
提供者:
weixin_38502183
Actel面向FPGA设计的新版IDE支持添加时序约束功能
Actel公司日前宣布推出最新的Libero集成设计环境(IDE) 6.2版本。新版本集成了最佳的设计工具,拥有设计分析和时序收敛的崭新重要功能,使得现场可编程门阵列(FPGA)设计人员在质量、效率和功能方面获得最好的效果。与Libero 6.2一同推出的还有Actel全新SmartTime静态时序分析环境,能够协助客户分析和管理时序,进行高级的时序验证,并通过与时序驱动布局布线紧密结合而保证可预测的时序收敛。 在这个Libero版本中,Actel和Mentor进一步合作,把Mentor
所属分类:
其它
发布日期:2020-12-01
文件大小:66560
提供者:
weixin_38692100
PCB技术中的RF设计过程中降低信号耦合的PCB布线技巧
新一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注RF电路设计技巧。RF电路板的设计是最令设计工程师感到头疼的部分,如想一次获得成功,仔细规划和注重细节是必须加以高度重视的两大关键设计规则。 射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但这个观点只有部分正确,RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过,在实际设计时,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理
所属分类:
其它
发布日期:2020-12-06
文件大小:128000
提供者:
weixin_38726407
一种多约束稀布线阵的天线综合方法
针对有阵元间距上、下限约束与口径约束的稀布直线阵列综合问题,提出了一种基于向量映射的改进遗传算法.该方法将遗传变量与阵元间距按照特定的关系进行映射,从而使阵元间距的强约束优化问题转换为仅含遗传变量上、下限约束的优化问题,从根本上避免了遗传操作中的不可行解.通过抑制天线峰值旁瓣电平(PSLL)的稀布阵仿真,验证了该方法的有效性和稳健性,且能获得比现有方法更高的优化效率.
所属分类:
其它
发布日期:2021-03-17
文件大小:330752
提供者:
weixin_38681628
RF设计过程中降低信号耦合的PCB布线技巧
新一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注RF电路设计技巧。RF电路板的设计是令设计工程师感到头疼的部分,如想获得成功,仔细规划和注重细节是必须加以高度重视的两大关键设计规则。 射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但这个观点只有部分正确,RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过,在实际设计时,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。
所属分类:
其它
发布日期:2021-01-20
文件大小:126976
提供者:
weixin_38718223
使用参数化约束进行PCB设计
如今PCB设计考虑的因素越来越复杂,如时钟、串扰、阻抗、检测、制造工艺等等,这经常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这些参数编到公式中,协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对立的参数。 近年来对PCB布局布线的要求越来越复杂,集成电路中晶体管数量还在按摩尔定律预计的速度不断上升,从而使得器件速度更快且每个脉冲沿上升时间缩短,同时管脚数也越来越多——常常要到500~2,000个管脚。所有这一切都会在设计PCB时带来密度、时钟以
所属分类:
其它
发布日期:2021-01-19
文件大小:238592
提供者:
weixin_38680811
手机RF射频PCB板布局布线经验总结
老工程师的分享: 伴随着一轮蓝牙设备、蜂窝电话和3G时代来临,使得工程师越来越关注RF电路的设计技巧。射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种“黑色艺术”,但这个观点只有部分正确,RF电路板设计也有许多可以遵循的准则和不应该被忽视的法则。 不过,在实际设计时,真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然,有许多重要的RF设计课题值得讨论,包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波,所以这些对手机的
所属分类:
其它
发布日期:2021-01-19
文件大小:147456
提供者:
weixin_38649838
PCB布线技术中的抗干扰设计
摘 要:本文通过几个典型的例子分析了各种干扰产生的途径和原因,介绍了PCB(Printing Circuit Board)设计中的一些特殊规则及抗干扰设计的要求。 关键词:布线技术 电磁干扰 PCB PROTEL软件 随着电子技术的飞速发展,PCB的密度越来越高,电子系统的工作频率也越来越高;模拟电路、数字电路、大规模的集成电路和大功率电路的混合使用以及电子设备的工作带宽越来越宽,灵敏度越来越高;并随着网络技术的应用,连接各设备之间的电缆和空间联网也越来越复杂。实践证
所属分类:
其它
发布日期:2021-01-19
文件大小:314368
提供者:
weixin_38646914
周期约束分析
周期〈Period)约束的对象是该时钟所驱动的所有同步元件之间的路径,但是不会覆盖如图1所示的A、B、C和D路径,以及输入引脚到输出引脚〈纯组合逻辑〉、输入引脚到闷步元件、同步元件到输出引脚,还有Clk1到Clk2之间的异步路径, 在进行周期Period约柬之前,需要对电路的时钟周期进行估计,不要便用过松或过紧的约束。设讨内部电路所能达到的南运行频率取决于同步元件本身的建立保持时间,以及同步元件之间的逻辑和布线延迟。虽然布线延时无法估计,但逻辑延时应该可以大致估计,如图2所示。通常可以根据
所属分类:
其它
发布日期:2021-01-19
文件大小:409600
提供者:
weixin_38726255
用Allegro对s3c2410的BGA封装布线
由于s3c2410或者2440是采用的BGA封装,看了网上专门有BGA封装的电子资料,是介绍规则的,但是我感觉做起来非常麻烦,所以就觉得是否可以采用直接的办法使用Allegro的扇出功能呢?首先是设置通孔,这个在约束条件管理器中设置 点击物理规则(physicalruleset)设置中的Setvalues 一定注意这个地方的设置如果你想采用的过孔没有出现在左边的方框内,请查看是否正确设置了userpreference设置中的Design_paths中的psmpath和
所属分类:
其它
发布日期:2021-01-19
文件大小:480256
提供者:
weixin_38529951
«
1
2
3
4
5
6
7
8
9
»