点数信息
www.dssz.net
注册会员
|
设为首页
|
加入收藏夹
您好,欢迎光临本网站!
[请登录]
!
[注册会员]
!
首页
移动开发
云计算
大数据
数据库
游戏开发
人工智能
网络技术
区块链
操作系统
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
游戏
算法
更多...
在线客服QQ:632832888
当前位置:
资源下载
搜索资源 - 布线约束
下载资源分类
移动开发
开发技术
课程资源
网络技术
操作系统
安全技术
数据库
行业
服务器应用
存储
信息化
考试认证
云计算
大数据
跨平台
音视频
游戏开发
人工智能
区块链
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
Altium快速入门
适合Altium 初学者使用 1. Altium Designer 介绍 2. 认识Altium Designer 设计环境 3. 使电子设计变得更容易 4. 工程的基本要素 5. 原理图基本要素 6. PCB 设计入门 7. FPGA 设计入门 8. 嵌入式设计入门 9. 多表单设计 10. 多通道设计入门 11. 差异查询及设计数据同步 12. 全局编辑功能描述 13. 定义PCB 板形 14. PCB 规则约束及校验 15. 交互式布线和差分布线功能 16. 嵌入式智能介绍 17. 设计
所属分类:
专业指导
发布日期:2012-11-12
文件大小:2097152
提供者:
bill1028
高速数字PCB互连设计信号完整性研究
随着数字系统时钟频率越来越高,信号跳变时间越来越短,高速数字PCB的互连设 计对整个系统电气性能的影响也越来越大"高速系统中,高速信号经过互连线时会产生一系列的信号完整性(Signalhitegrity,简称sI)问题"因此,如何处理由高速互连引起sI问题,己成为高速数字系统设计成功与否的关键问题之一" 本文主要研究由高速无源互连单元所引起的延时!反射!串扰!不连续性等SI问题" 首先分析了反射和串扰发生的机理,并给出了通过端接技术减小反射的仿真波形和通过改变传输线参数对串扰影响的仿真波形,得
所属分类:
硬件开发
发布日期:2013-02-19
文件大小:9437184
提供者:
pengwangguo
ISE设计流程
基于VHDL语言的ISE设计流程 使用ISE13.1完成一个数字系统的设计,其内容包括: 工程的建立; 三位计数器的设计; 设计综合和查看综合结果; 三位计数器设计仿真; 分频器的设计; 用户约束的添加和设计实现; 布局布线结果的查看; 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中
所属分类:
硬件开发
发布日期:2013-03-04
文件大小:3145728
提供者:
ldld0123
家庭影院设计装修预算提交生成器V1.0
家庭影院设计装修预算提交生成器 1.本软件及所附带的文件是作为不提供任何明确的或隐含的赔偿或担保的形式提供的。 2.用户出于自愿而使用本软件,您必须了解使用本软件的风险,在尚未购买产品技术服务之前,我们不承诺对免费用户提供任何形式的技术支持、使用担保,也不承担任何因使用本软件而产生问题的相关责任。 3.电子文本形式的授权协议如同双方书面签署的协议一样,具有完全的和等同的法律效力。您一旦开始确认本协议并使用家庭影院设计装修预算提交生成器,即被视为完全理解并接受本协议的各项条款,在享有上述条款授予
所属分类:
制造
发布日期:2013-08-27
文件大小:306176
提供者:
qq860275582
VHDL设计开发规范
目 录 1 引言 2 1 1 编写目的 2 1 2 背景 2 1 3 参考人员 2 1 4 缩写与定义 2 2 VHDL设计规范 3 2 1 详细实现报告和文档 3 2 2 VHDL代码编写规范 4 2 2 1 信号命名法 4 2 2 2 模块命名法 5 2 2 3 程序书写格式 5 2 2 4 测试向量的编写 8 2 2 5 代码编写风格 11 2 3 测试报告 24 3 XILINX FPGA设计规范 26 3 1 VERTEX2提供的资源 26 3 1 1 CLB资源: 26 3 1 2
所属分类:
硬件开发
发布日期:2013-10-18
文件大小:566272
提供者:
dabbler_zhu
高速PCB设计指南1-8
一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路板的设计准则 2、分
所属分类:
硬件开发
发布日期:2013-12-13
文件大小:214016
提供者:
u012897628
信号完整性分析
IBIS模型的建立、高速PCB的预布局、拓扑结构的提取、反射分析、窜扰分析、时序分析、约束驱动布线、后布线DRC分析、差分对设计等信号完整性分析内容,以及目标阻抗、电源噪声、去耦电容器模型与布局、电源分配系统、电压调节模块、电源平面、单节点仿真和多节点仿真等电源完整性分析内容。
所属分类:
专业指导
发布日期:2014-03-01
文件大小:12582912
提供者:
jiuyangzhe
Altium Designer 14.2.3
http://www.baoit.com/Altium/np_view.asp?id=5&dhs=d02 Altium Designer 14着重关注PCB核心设计技术,提供以客户为中心的全新平台,进一步夯实了Altium在原生3D PCB设计系统领域的领先地位。Altium Designer现已支持软性和软硬复合设计,将原理图捕获、3D PCB布线、分析及可编程设计等功能集成到单一的一体化解决方案中。 图2:Altium Designer 14支持软性和软硬复合设计 Altium Desig
所属分类:
硬件开发
发布日期:2014-05-25
文件大小:3145728
提供者:
huoxp0209
TimeQuest就一定要搞定
好的时序约束可以指导布局布线工具进行权衡,获得最优的器件性能,使设计代码最大可能的反映设计者的设计意图。
所属分类:
嵌入式
发布日期:2014-07-16
文件大小:2097152
提供者:
za1905
ise软件使用
使用ISE13.1完成一个数字系统的设计,其内容包括: 工程的建立; 三位计数器的设计; 设计综合和查看综合结果; 三位计数器设计仿真; 分频器的设计; 用户约束的添加和设计实现; 布局布线结果的查看; 设计下载到FPGA芯片 PROM文件的生成和下载到PROM中
所属分类:
硬件开发
发布日期:2014-07-21
文件大小:3145728
提供者:
u014400094
PCB设计规范2010最新版
第一篇 PCB布线 第二篇 PCB布局 第三篇 高速PCB设计 第四篇 电磁兼容性和PCB设计约束 第五篇 高密度(HD)电路的设计 第六篇 抗干扰部分 第七篇 印制电路板的可靠性设计-去耦电容配置 第八篇 ....
所属分类:
硬件开发
发布日期:2014-09-26
文件大小:906240
提供者:
zsy1522943066
高速PCB设计指南(一到八章)
一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路板的设计准则 2、分
所属分类:
硬件开发
发布日期:2008-10-24
文件大小:214016
提供者:
j_k_ming
Allegro后仿真流程介绍
前仿真和后仿真的区别 前仿真又可以分为布局前仿真和布局后仿真。前者是在设计的最初阶 段,通过SigXplorer建立和验证详细的电气拓扑结构并以此制定出详细 的约束规则。后者是在布局完成的状态下,在布线过程中遇到的具体 设计问题需要仿真的过程。 后仿真是在PCB布线完成以后,对已经完成的关键网络进行仿真验证的 过程。可以检查实际的物理执行过程(布局布线)是否违背设计意图;过程。可以检查实际的物理执行过程(布局布线)是否违背设计意图; 或是已知的改动,通过仿真来验证这种改动给高速设计带来的影响。
所属分类:
硬件开发
发布日期:2014-11-15
文件大小:1048576
提供者:
bujingyun6
半定制设计之vga驱动电路设计
输入24bitRGB信号存放于片外SRAM,输出VGA驱动信号 (1)显示数据24bit构成MSB为R,LSB为B; (2)构造SRAM访问电路,设计输出驱动时序电路; (3)屏幕800*600;刷新时间33ms;时钟40MHz; (4)使用SMIC工艺库smic18_IP6M完成设计; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、物理验证。
所属分类:
硬件开发
发布日期:2015-08-26
文件大小:5242880
提供者:
huisesiyu
高速PCB设计指南
一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路板的设计准则 2、分
所属分类:
硬件开发
发布日期:2015-11-10
文件大小:229376
提供者:
vrmmo
MentorGraphisc.Capital.2014.1.Win64电气套装软件
Capital套装是用于电气系统和线束领域的先进软件套装。Capital套装已被多家领先的航空OEM厂商采用,旨在对从飞行器初始定义到电气 系统与设计、线束制造及飞行器维护的综合过程中的复杂需求提供支持 为集成这一复杂平台的电气系统,贝尔直升机采用了Capital套装高效的设计技术。这一过程将系统定义及平台封装数据与架构设计约束 条件合并,合成布线并产生设计文档。 这种方法对航空业非常新颖,并带来了多项好处。合成技术给贝尔提供了一种手段,使其能非常快速地评估可供选择的系统集成架构,从 中确定最
所属分类:
制造
发布日期:2016-01-09
文件大小:13312
提供者:
qq_27894721
FPGA uart 例子
“\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\dev”目录下为工程文件(包含了约束、综合、布局布线的过程文件
所属分类:
嵌入式
发布日期:2008-11-19
文件大小:1048576
提供者:
zp5602
EAD工具手册(中兴)
包含原理图设计,PCB设计,仿真,约束管理器,自动布线器
所属分类:
硬件开发
发布日期:2016-04-28
文件大小:12582912
提供者:
liuxiaohao26
高速PCB设计指南全版
高速PCB设计指南 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度(HD)电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁兼容性和PCB设计约束 三、 1、改进电路设计规程提高可测性 2、混合信号PCB的分区设计 3、蛇形走线的作用 4、确保信号完整性的电路板设计准则 四、 1、印制电路板的可靠性设计 五、 1、DSP系统的降噪技术 2、POWERPCB在PCB设计中的应用技术 3、PCB互连设计过程中最大程度降低RF效应的基本方法 六、 1、混合信号电路
所属分类:
硬件开发
发布日期:2008-11-20
文件大小:230400
提供者:
sunwensky
PCB设计技巧 上
PCBPCBPCB设计技巧 设计技巧 Tips1Tips1Tips1Tips1Tips1:PCBPCBPCB布线 …………………………………………… …………………………………………… …………………………………………… …………………………………………… 3 PCBPCBPCB设计技巧 设计技巧 Tips2Tips2Tips2Tips2Tips2:PCBPCBPCB布局 …………………………………………… …………………………………………… …………………………………………… …………………
所属分类:
硬件开发
发布日期:2016-09-11
文件大小:1048576
提供者:
tanshunzhuang
«
1
2
3
4
5
6
7
8
9
»