注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 吉比特平衡加选延比式维特比译码器设计

  2. 针对60 GHz无线个域网，提出了一种平衡加选延比式维特比译码架构，打破了原有维特比译码器的速率瓶颈。基于该推荐架构，实现了一种8路并行基-2(3,1,7)维特比译码器。在TSMC.13 CMOS工艺下，该译码器以0.104 nJ/bit和4.33 mm2的能耗资源花销，实现了高达4 Gb/s的吞吐率。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：415744
    • 提供者：weixin_38517728

  1. 可编程Viterbi译码器设计与实现

  2. 卷积编码作为一种优秀的信道编码方式，已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中，Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法，不仅译码速度快，而且其硬件实现简单。提出了一种专用指令集处理器架构，能够支持多种约束长度的Viterbi译码，为通信系统在信道编解码方面做出了有益的尝试。设计了专用的处理器架构，并对（2，1，7）格式的编码进行了ASIC实现，对两种设计的性能进行了对比，可编程Viterbi译码器的最大工作频率为123 MHz。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：193536
    • 提供者：weixin_38668776

  1. 吉比特里所码和卷积码级联译码器设计

  2. 针对60-GHz无线个域网，提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中，里所码和卷积码分别作为外码和内码，通过交织器级联。采用基于Viterbi算法的8路并行卷积译码结构和基于RiBM算法的里所码译码结构，实现了超高速级联译码器。在TSMC 0.13 μm CMOS工艺下，该译码器以0.135 nJ/bit和5.19 mm2的能耗资源开销实现了高达2 Gb/s的吞吐率。

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：489472
    • 提供者：weixin_38714653

  1. 面向60 GHz系统的多码率LDPC分层译码器的设计

  2. 针对60 GHz通信系统中的IEEE 802.11ad标准，提出了一种双层同步迭代式多码率LDPC分层译码器的结构。利用码率越低LDPC校验矩阵越为稀疏的特点，将所有码率下的校验矩阵压缩到单一检验矩阵，以便支持LDPC多码率译码。同时，使用分层译码算法，有效减少迭代次数。基于推荐结构，在Vertex-6 FPGA上实现了支持IEEE 802.11ad标准的4种码率的LDPC译码器，LUTs资源使用量为34%，最高净吞吐率达到3.507 Gb/s。比较结果表明，推荐结构有着低复杂度、高吞吐率的特点

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：358400
    • 提供者：weixin_38637884

  1. 基于MATLAB设计航空Morse Code软件译码器

  2. 针对航空Morse Code无线通信系统存在的误码率高及相互协同困难的难题，提出一种基于MATLAB的新的“滤波、二值化、差分、去除零元素”译码算法,设计了一种新的航空摩尔斯无线通信用软件译码器，并以单词 “Hello” 译码为例,进行调试运行。通过Morse Code码报文, 使用点与划组合表征字符，且具唯一性, 定义一组英文字母、数字和标点符号（41个）作为基本元素,并对其进行编码算法操作，结合所提出的“滤波、二值化、差分、去除零元素”译码算法操作,使得设计的Morse Code软件译码器具

  3. 所属分类：其它

    • 发布日期：2020-10-17
    • 文件大小：393216
    • 提供者：weixin_38751016

  1. 基于FPGA的北斗导航电文译码器的研究与设计

  2. 通过对北斗导航电文BCH纠错编译码方式的深入理解和研究，提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理，在一个时钟周期内实现电文译码，提高了BCH解码模块的译码效率；同时给出了系统各个模块的Modelsim仿真结果与分析，验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：881664
    • 提供者：weixin_38571992

  1. 基于G3-PLC的RS译码器的设计与实现

  2. 针对G3-PLC物理层信道编码的要求，设计了一种RS译码器。为了解决译码过程中有限域乘法器存在的连线复杂、运算速度慢等问题，设计了一种查表运算。采用该查表运算可以快速实现有限域的乘法运算，并且可以简化BerlekampMassey (BM)迭代过程中的求逆运算，使得用传统的BM迭代就可以高效地实现RS译码。结合FPGA平台，利用Verilog硬件描述语言和Vivado软件对译码器进行设计与实现。时序仿真结果与综合结果表明，该译码器资源占用率低，能够在100 MHz系统时钟下进行有效译码。

  3. 所属分类：其它

    • 发布日期：2020-10-16
    • 文件大小：262144
    • 提供者：weixin_38601499

  1. 基于Nios的通用编译码器的设计

  2. 提出了一种基于Nios的通用编译码器的设计，利用嵌入在FPGA中的Nios处理器，对多种编译码模块进行控制。详细论述了主要模块的设计和实现方案及整个系统的启动机制。该编译码器在通信原理教学实验系统中运行良好，体现了它的稳定性及可扩展性。

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：150528
    • 提供者：weixin_38743506

  1. LTE标准下Turbo码编译码器的集成设计

  2. 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码AS

  3. 所属分类：其它

    • 发布日期：2020-10-26
    • 文件大小：306176
    • 提供者：weixin_38661800

  1. 应用于10 G EPON系统的RS(255，223)码译码器设计

  2. 介绍一款应用于10 G EPON系统中的RS(255，223)码译码器。采用ME算法设计了一种新的脉动结构电路求解关键方程，从而获得较低的处理延时并使用较少资源。仿真以及综合结果表明，结合并行处理方法，译码器能够完成10 G EPON系统数据的实时译码功能，最大数据吞吐率大于16 Gb/s。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：246784
    • 提供者：weixin_38701640

  1. 基于可编程状态机的Turbo译码器设计

  2. 介绍了基于常变量可编程状态机(KCPSM)的Turbo译码器的设计。在该设计中采用Xilinx公司的嵌入式处理器IP核作为主控单元，使译码器的译码参数可根据使用情况通过程序进行调整,并在对硬件结构分析的基础上说明了KCPSM控制系统的设计方法。

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：115712
    • 提供者：weixin_38698311

  1. 基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿

  3. 所属分类：其它

    • 发布日期：2020-10-25
    • 文件大小：212992
    • 提供者：weixin_38557838

  1. 基于FPGA的高速RS译码器设计

  2. 提出了一种基于RiBM算法的RS（255，223）高速译码器设计方案，并采用FPGA和Verilog HDL实现了该译码器。译码器采用三级流水线结构实现，其中关键方程求解模块采用RiBM算法，具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：409600
    • 提供者：weixin_38730389

  1. LCD TV视讯译码器解决方案

  2. 视讯译码器（Video Decoder）是LCD TV控制板（Controller Board）上的核心组件之一，并且技术难度较高，必须对视讯技术有所掌握才易切入；市场目前还是国外厂商的天下。

  3. 所属分类：其它

    • 发布日期：2020-10-24
    • 文件大小：96256
    • 提供者：weixin_38620734

  1. 单片机与DSP中的LTE标准下Turbo码编译码器的集成设计

  2. 摘  要： 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Tu

  3. 所属分类：其它

    • 发布日期：2020-11-05
    • 文件大小：281600
    • 提供者：weixin_38683895

  1. EDA/PLD中的基于FPGA的卷积编译码器的设计与实现

  2. 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用，性能优良。 　　卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在19

  3. 所属分类：其它

    • 发布日期：2020-11-04
    • 文件大小：215040
    • 提供者：weixin_38742124

  1. EDA/PLD中的多码率QC-LDPC译码器设计与实现

  2. 摘 要：低密度奇偶校验码（LDPC）是目前最有效的差错控制手段之一，而其中准循环LDPC 码（QC-LDPC）应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法，并在FPGA 上完成了实现和测试。测试结果表明，该多码率译码器在资源占用不超过2 种码率译码器资源之和的前提下能够有效支持至少3 种码率；且工作时钟在110 MHZ 时，固定迭代次数为16 次，该译码器的吞吐率能保持在110 Mb/s 以上。 　　0 引言 　　LDPC 码最早于1962 年由Gallager提出，可

  3. 所属分类：其它

    • 发布日期：2020-11-03
    • 文件大小：218112
    • 提供者：weixin_38599537

  1. 实验三--3—8译码器.doc

  2. Multisim数字电路实验：实验三--3—8译码器，实验内容丰富规范，适合教师指导教学，希望对各位有用---

  3. 所属分类：教育

    • 发布日期：2020-11-09
    • 文件大小：388096
    • 提供者：luohanjun2008

  1. EDA/PLD中的一种基于FPGA的Viterbi译码器优化算法

  2. 1 引 言 　　由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路

  3. 所属分类：其它

    • 发布日期：2020-11-09
    • 文件大小：169984
    • 提供者：weixin_38612568

  1. EDA/PLD中的基于FPGA的Viterbi译码器设计

  2. 摘要：卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理，分析了Viterbi译码器的结构，然后用Verilog语言设计了一种基于Altera公司的EP3C120F780C8芯片的(2，l，7)Viterbi译码器，同时给出了时序仿真图。 　　0 引言 　　在现代通信系统中，要使信号能够更可靠地在信道中传输，往往需要我们在信道编码中采用纠错码来降低信号受噪声的影响，以降低传输的误码率。这种方法叫做差错控制编码或纠错编码，其思想是在发送端

  3. 所属分类：其它

    • 发布日期：2020-11-07
    • 文件大小：176128
    • 提供者：weixin_38608866
« 1 2 ... 9 10 11 12 13 1415 16 17 18 19 ... 50 »