注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. EDA设计 加法器 代码 全加器

  2. EDA 设计 加法器 全加器 EDA 设计 加法器 全加器 EDA 设计 加法器 全加器

  3. 所属分类：其它

    • 发布日期：2010-11-28
    • 文件大小：2048
    • 提供者：zrzr3030

  1. EDA可编程逻辑之8位加法器的设计实验报告

  2. EDA可编程逻辑之8位加法器的设计实验报告

  3. 所属分类：专业指导

    • 发布日期：2010-12-01
    • 文件大小：78848
    • 提供者：xiaoye2008

  1. 基于MFC的C++编程简单加法器

  2. 该资源是简易的加法器，基于MFC的C++编程，适用于初学者

  3. 所属分类：C++

    • 发布日期：2010-12-07
    • 文件大小：1048576
    • 提供者：ningyueshuiqing

  1. JAVA 编写的超级简单的加法器

  2. 利用JAVA的swing编写的加法器，适合初学者参考！

  3. 所属分类：Java

    • 发布日期：2010-12-10
    • 文件大小：1024
    • 提供者：ninghuan001

  1. 元件例化方式串行四位加法器

  2. 哈哈，VHDL实现四位串行加法器，自己模拟吧.经测试很好用。恩，还不够20个字么

  3. 所属分类：专业指导

    • 发布日期：2010-12-10
    • 文件大小：2048
    • 提供者：lxyl_1124

  1. 加法器的C语言源代码

  2. 加法器的C语言源代码，已经可以运行了，包括建好的工程，很实用！

  3. 所属分类：C

    • 发布日期：2010-12-29
    • 文件大小：3145728
    • 提供者：LCG2010101

  1. 用VHDL设计快速BCD码加法器.pdf

  2. 用VHDL设计快速BCD码加法器.pdf用VHDL设计快速BCD码加法器.pdf

  3. 所属分类：专业指导

    • 发布日期：2011-05-10
    • 文件大小：61440
    • 提供者：yellow88488

  1. 带进位的n位通用加法器 vhd源程序描述

  2. 带进位的n位通用加法器 vhd源程序描述 验证无误

  3. 所属分类：专业指导

    • 发布日期：2011-05-15
    • 文件大小：669
    • 提供者：neuq50910

  1. vhdl多功能加法器

  2. 设计一个多功能的1位加法器，有控制信号M、S2、S1、S0。 当M=1，做算术运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下算术运算： A加B，A加1，A加B加低位来的进位，B加1，A加 ，A加0，A加A ，A加 加1。 当M=0，做逻辑运算: 在S2、S1、S0的控制下能完成两个1位二进制数A、B的以下逻辑运算：A+B，AA+B，A·B等。

  3. 所属分类：硬件开发

  1. 8位流水线同步时钟加法器

  2. 8位流水线同步时钟加法器，8位流水线同步时钟加法器

  3. 所属分类：硬件开发

    • 发布日期：2011-06-04
    • 文件大小：4096
    • 提供者：hongfanas

  1. 32位浮点加法器源代码

  2. 32位浮点加法器VHDL源代码部分，双精度

  3. 所属分类：C/C++

    • 发布日期：2011-07-15
    • 文件大小：18432
    • 提供者：jacking999

  1. 加法器电路的设计,采用带宽很宽的AD844来实现该加法电路

  2. 由于A/D转换器采用的是MAX114，此芯片只能对正值信号进行采样，而信号输入时有正有负，故需要采用加法器电路，以对信号进行平移，使信号都为正值。而由于信号频率很高，为了在对信号处理时信号能不衰减，故采用带宽很宽的AD844来实现该加法电路。

  3. 所属分类：电信

    • 发布日期：2011-07-19
    • 文件大小：34816
    • 提供者：dz20082312522

  1. 多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器

  2. 内附多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器ce69c5bd77da

  3. 所属分类：硬件开发

    • 发布日期：2011-07-21
    • 文件大小：233472
    • 提供者：lbc6036

  1. 通用加法器VHDL编程

  2. 运用VHDL语言编写的通用加法器语句和vhdl的基本知识

  3. 所属分类：硬件开发

    • 发布日期：2011-10-20
    • 文件大小：410
    • 提供者：hmshshrsh

  1. 32位快速加法器(Verilog)

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：硬件开发

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. 32位快速加法器源代码（Verilog）

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：嵌入式

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. 32位快速加法器源代码（Verilog）

  2. 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

  3. 所属分类：其它

    • 发布日期：2011-11-02
    • 文件大小：4096
    • 提供者：teresa_no1

  1. vhdl 4位加法器和3-8译码器

  2. vhdl 4位加法器和3-8译码器 合成及

  3. 所属分类：硬件开发

    • 发布日期：2011-11-09
    • 文件大小：563200
    • 提供者：mumataotao

  1. 快速加法器的设计

  2. 快速加法器的设计，四位先行进位，三种方法设计32位，16位补码加法电路

  3. 所属分类：专业指导

    • 发布日期：2011-11-21
    • 文件大小：2048
    • 提供者：nikkic

  1. 四位加法器verilog

  2. 使用verilog编写的四位加法器，module aad4()

  3. 所属分类：硬件开发

    • 发布日期：2011-11-22
    • 文件大小：448
    • 提供者：sky_para
« 1 2 34 5 6 7 8 9 10 ... 50 »