注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 基于FPGA的矩阵加法器

  2. 该代码是基于FPGA的矩阵加法器的代码，用VHDL编写，可以很方便的进行修改成任意矩阵加法，移植性好

  3. 所属分类：嵌入式

    • 发布日期：2015-06-23
    • 文件大小：252928
    • 提供者：qishi2014

  1. 快速加法器的设计

  2. 快速加法器的几种方法以及设计思路，要求，内容详尽丰富

  3. 所属分类：讲义

    • 发布日期：2015-10-22
    • 文件大小：278528
    • 提供者：baidu_32216841

  1. 用MFC编写的加法器

  2. 利用MFC编写的加法器，界面简单，编程思路清晰

  3. 所属分类：C++

    • 发布日期：2015-12-23
    • 文件大小：7340032
    • 提供者：sinat_17019655

  1. 计算机组成原理实验-加法器

  2. 计算机组成原理加法器实验设计及实验报告，学长的遗产

  3. 所属分类：专业指导

    • 发布日期：2015-12-27
    • 文件大小：389120
    • 提供者：u011983869

  1. 32位进位选择加法器

  2. 32位进位选择加法器，内含4位加法器、选择器等模块，成功实现32位的进位选择加法，快速有效.rar

  3. 所属分类：嵌入式

    • 发布日期：2016-01-02
    • 文件大小：2048
    • 提供者：sinat_27354593

  1. 超前进位加法器verilog代码

  2. 4bit超前进位加法器（CLA）源代码，用组合逻辑实现

  3. 所属分类：嵌入式

    • 发布日期：2016-01-24
    • 文件大小：869
    • 提供者：sinat_16237973

  1. 源码输入，补码输出的4位加法器verilog

  2. 自己写的源码输入，补码输出的4位加法器verilog，有状态机控制，通过Modelsim 和 Synplify 仿真。保证无误！

  3. 所属分类：嵌入式

    • 发布日期：2008-11-24
    • 文件大小：1024
    • 提供者：dapache

  1. Android加法器

  2. Android加法器

  3. 所属分类：Android

    • 发布日期：2016-12-03
    • 文件大小：1048576
    • 提供者：qq_24417329

  1. android加法器

  2. android加法器android加法器android加法器android加法器android加法器

  3. 所属分类：Android

    • 发布日期：2017-11-29
    • 文件大小：15728640
    • 提供者：jidawanghao

  1. 加法器,输入一个加数和另一个加数，VB6.0源代码

  2. 加法器,输入一个加数和另一个加数，VB6.0源代码

  3. 所属分类：VB

    • 发布日期：2008-12-17
    • 文件大小：5120
    • 提供者：gouyue

  1. -----MFC-简单加法器------0

  2. MFC简单加法器MFC简单加法器MFC简单加法器

  3. 所属分类：C++

    • 发布日期：2008-12-29
    • 文件大小：1048576
    • 提供者：yourblacksky

  1. MyEclipese开发加法器实例

  2. 讲述了怎么用MyEclipse开发加法器，是对MyEclipse的初级使用。

  3. 所属分类：Java

    • 发布日期：2008-12-30
    • 文件大小：547840
    • 提供者：bingningyu911

  1. bit_32_adder超前进位加法器

  2. 这是一个用VERILOG编写得超前进位加法器，比串行进位速度快的多，方便初学者借鉴、参考。

  3. 所属分类：其它

    • 发布日期：2009-03-12
    • 文件大小：439296
    • 提供者：huqifanpt

  1. bcd4位加法器设计过程

  2. bcd4位加法器设计过程。应用QW2对bcd4位加法器的设计。包含所有设计过程和流程图。

  3. 所属分类：其它

    • 发布日期：2009-03-18
    • 文件大小：476160
    • 提供者：weidiliurui

  1. KS加法器 verilog

  2. 经典的kogge-stone加法器结构，32结构，verilog代码

  3. 所属分类：专业指导

    • 发布日期：2009-04-11
    • 文件大小：12288
    • 提供者：luffy38859978

  1. 基于NE5532的加法器

  2. 加法器，NE5532，在常用的电路设计当中，加法器是必不可少的模块，特别在两路信号进行叠加的时候

  3. 所属分类：专业指导

    • 发布日期：2018-04-02
    • 文件大小：161792
    • 提供者：sinat_33977027

  1. 八位加法器设计

  2. 基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器

  3. 所属分类：嵌入式

    • 发布日期：2018-04-19
    • 文件大小：464896
    • 提供者：lichen55212

  1. 四位并行加法器实例

  2. 自己仿照网上和老师说的四位并行加法器画的图，应该没什么问题

  3. 所属分类：教育

    • 发布日期：2018-05-07
    • 文件大小：45056
    • 提供者：qq_42153340

  1. BCD加法器的Multisim仿真图和Altium designer的PCB版图

  2. 这是我自己在数字电路课上的作业，BCD加法器的Multisim仿真图和AD的PCB版图，老师要求非常多，完成的效果应该挺好的

  3. 所属分类：讲义

    • 发布日期：2018-05-13
    • 文件大小：854016
    • 提供者：weixin_40973904

  1. 基于VHDL的加法器的设计

  2. 次设计为基于VHDL的加法器的设计，网页上总之有太多的

  3. 所属分类：其它

« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »