注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 8位并行加法器

  2. 8位并行加法器

  3. 所属分类：其它

    • 发布日期：2013-07-25
    • 文件大小：141
    • 提供者：gt86095296

  1. 8 位超前进位加法器

  2. 8 位超前进位加法器

  3. 所属分类：其它

    • 发布日期：2013-07-25
    • 文件大小：1024
    • 提供者：gt86095296

  1. 8 位级连加法器

  2. 8 位级连加法器

  3. 所属分类：其它

    • 发布日期：2013-07-25
    • 文件大小：680
    • 提供者：gt86095296

  1. 4位补码加法器逻辑图及其标志位含义及标志位的用途

  2. 4位补码加法器逻辑图，实现二进制补码数、无符号数加减法、并设定标志NZCV 标志位含义NZCV的讨论 标志位NZCV的用途的讨论

  3. 所属分类：专业指导

    • 发布日期：2013-07-29
    • 文件大小：229376
    • 提供者：jocks

  1. auto cad2007 加法器

  2. auto cad2007 加法器！非常好用自动识别文本和数字，不用一个一个的用计算器看着数字加加加！

  3. 所属分类：电子政务

    • 发布日期：2013-09-10
    • 文件大小：1024
    • 提供者：u012076882

  1. C++ QT加法器代码

  2. 主要是用C++语言写的QT编程代码。主要功能是一个加法器

  3. 所属分类：QT

    • 发布日期：2013-10-13
    • 文件大小：358400
    • 提供者：u010941500

  1. 浮点加法器

  2. 浮点加法器，基于FPGA浮点加法器的设计，是全英文的，有能力或者有兴趣的可以去看看

  3. 所属分类：C/C++

    • 发布日期：2013-11-16
    • 文件大小：209920
    • 提供者：u012854915

  1. VERILOG 实现的4位超前进位加法器

  2. VERILOG 超前进位加法器 加法器 速度较快

  3. 所属分类：硬件开发

    • 发布日期：2013-12-08
    • 文件大小：156672
    • 提供者：pkyou81

  1. pscad 自定义加法器

  2. PSCAD中自定义的加法器，适合初学PSCAD者使用，特别是PSCAD脚本的编写

  3. 所属分类：VB

    • 发布日期：2014-03-14
    • 文件大小：3072
    • 提供者：kongyiyao

  1. 简单加法器

  2. 用c++语言MFC实现的简单加法器程序，使用vs2008编写。

  3. 所属分类：C++

    • 发布日期：2014-04-03
    • 文件大小：908
    • 提供者：u012534118

  1. 加法器multisim仿真

  2. 利用multisim 仿真实现对加法器的设计，通过小灯的亮灭来观察数字的累加

  3. 所属分类：其它

    • 发布日期：2014-04-14
    • 文件大小：88064
    • 提供者：zhy1208167557

  1. 32位加法器

  2. 32位的加法器，仿真可用。VHDL语言实现

  3. 所属分类：嵌入式

    • 发布日期：2014-05-12
    • 文件大小：528
    • 提供者：h_gzs

  1. VHDL语言编写4位加法器

  2. VHDL设计的一个4位二进制加法器，实现两个4位二进制数相加

  3. 所属分类：专业指导

    • 发布日期：2014-05-27
    • 文件大小：178176
    • 提供者：fangna_iot

  1. 计算机组成 实验四 四位加法器 山东大学

  2. 计算机组成 实验四 四位加法器 山东大学

  3. 所属分类：Java

    • 发布日期：2014-10-27
    • 文件大小：174080
    • 提供者：wslj4_

  1. 带符号位加法器

  2. 带符号位加法器 很好用的资源哦 详细的说明 verilog

  3. 所属分类：硬件开发

    • 发布日期：2014-10-28
    • 文件大小：283648
    • 提供者：nkswyf1

  1. 10为加法器的VHDL实现

  2. 10为加法器的VHDL实现，带使能端，异步清零

  3. 所属分类：其它

    • 发布日期：2014-11-24
    • 文件大小：580
    • 提供者：nxl611

  1. 10进制加法器的设计

  2. EDA课程中关于10进制加法器的VHDL语言设计学习，，比较简陋，

  3. 所属分类：讲义

    • 发布日期：2014-12-22
    • 文件大小：759
    • 提供者：u012131820

  1. 32位超前进位加法器设计verilog

  2. 32位超前进位加法器设计verilog 分成几个部分啊

  3. 所属分类：讲义

    • 发布日期：2014-12-29
    • 文件大小：2048
    • 提供者：qq_24910347

  1. 电子设计自动化加法器

  2. 基于电子设计自动化，的加法器设计，源程序，简单，通俗，易懂，层次清楚

  3. 所属分类：硬件开发

    • 发布日期：2015-01-01
    • 文件大小：192512
    • 提供者：baidu_24614977

  1. 用SSI设计的二进制四位串行加法器

  2. SSI设计的二进制四位串行加法器 这是我做的数字逻辑课程设计，希望能供大家学习指教！

  3. 所属分类：专业指导

    • 发布日期：2008-10-31
    • 文件大小：142336
    • 提供者：huawuque656367
« 1 2 3 4 5 67 8 9 10 11 ... 50 »