注册会员 | 设为首页 | 加入收藏夹
您好，欢迎光临本网站！[请登录] ！[注册会员]！  

搜索资源列表

  1. 32位进位选择加法器

  2. verilog HDL 32位选择进位加法器 （快速加法器）

  3. 所属分类：专业指导

    • 发布日期：2011-11-22
    • 文件大小：2048
    • 提供者：zju_zjb

  1. 用一位全加器设计一个四位的加法器

  2. 用一位全加器设计一个四位的加法器 用一位全加器设计一个四位的加法器

  3. 所属分类：其它

    • 发布日期：2011-11-27
    • 文件大小：859136
    • 提供者：xhh7775808

  1. 四位超前进位加法器

  2. 四位超前进位加法器实验报告，图形及图形分析

  3. 所属分类：软件测试

    • 发布日期：2011-11-28
    • 文件大小：51200
    • 提供者：tyn243222791

  1. 加法器的设计与仿真

  2. 加法器的设计与仿真

  3. 所属分类：专业指导

    • 发布日期：2011-12-10
    • 文件大小：266240
    • 提供者：wen294299195

  1. VHDL实例8位加法器与乘法器设计

  2. VHDL实例8位加法器与乘法器设计

  3. 所属分类：硬件开发

    • 发布日期：2011-12-19
    • 文件大小：199680
    • 提供者：cooper1111

  1. 并行加法器的研究与设计

  2. 首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器

  3. 所属分类：其它

    • 发布日期：2011-12-22
    • 文件大小：260096
    • 提供者：daihaibo1989

  1. [EDA技术举例]数字钟设计及显示 8位加法器的设计

  2. [EDA技术举例]数字钟设计及显示 8位加法器的设计

  3. 所属分类：专业指导

    • 发布日期：2008-06-16
    • 文件大小：2097152
    • 提供者：jinchengzhou

  1. vhdl 加法器设计

  2. 串行 四位 加法器，实现vhdl 语言的设计

  3. 所属分类：硬件开发

    • 发布日期：2012-03-06
    • 文件大小：142336
    • 提供者：binshao199023

  1. 用VHDL语言编写的8位加法器的代码

  2. 里面是用VHDL语言编写的8位加法器的代码

  3. 所属分类：其它

    • 发布日期：2012-03-22
    • 文件大小：124928
    • 提供者：yahoolovers

  1. 加法器 DSN ALU ISIS

  2. 加法器 DSN ALU isis 计算机组成原理 加法器的逻辑电路

  3. 所属分类：硬件开发

    • 发布日期：2012-03-29
    • 文件大小：99328
    • 提供者：xhalone

  1. 电子钟60进制加法器VHDL程序

  2. 电子钟60进制加法器VHDL程序

  3. 所属分类：电信

    • 发布日期：2012-05-04
    • 文件大小：3072
    • 提供者：iceberga

  1. 对话框（加法器+收缩扩展按钮+点击文本变化）

  2. 对话框文本文档中加法器+收缩扩展按钮+点击文本变化。 程序运行正确，环境为VS2010 程序中中含有注释和具体步骤

  3. 所属分类：C/C++

    • 发布日期：2012-05-09
    • 文件大小：7168
    • 提供者：zhbing007

  1. 基于流水线的32位KS树加法器

  2. 自己课程上写的一个32位流水线KS树加法器，可以跑到600Mhz,已经综合过并进行了布局布线，文件为Verilog代码

  3. 所属分类：硬件开发

    • 发布日期：2012-06-09
    • 文件大小：4096
    • 提供者：forrestshang1

  1. 基6的32位KS树加法器

  2. KS树加法器，基6，关键路径似乎有点长，但还可以用，课程作业自己瞎写的，可以跑到400Mhz(smic .13)

  3. 所属分类：硬件开发

    • 发布日期：2012-06-09
    • 文件大小：4096
    • 提供者：forrestshang1

  1. 三角波发生器 加法器 比较器 滤波器电路 multisim

  2. 三角波发生器 加法器 比较器 滤波器电路 multisim

  3. 所属分类：电信

    • 发布日期：2012-06-26
    • 文件大小：198656
    • 提供者：cyj_stifler

  1. 基于VHDL静态显示8位二进制并行加法器的实现

  2. 基于VHDL静态显示8位二进制并行加法器的实现，课程设计的文档

  3. 所属分类：其它

    • 发布日期：2012-07-08
    • 文件大小：813056
    • 提供者：henren555

  1. 加法器VHDL

  2. 数字路基电路设计实验VHDL 实现的串行加法器 并行加法器

  3. 所属分类：专业指导

    • 发布日期：2012-10-11
    • 文件大小：38912
    • 提供者：lucst

  1. 加法器设计

  2. 一种64位加法器的设计方法，，设计加法器的同学可参考

  3. 所属分类：专业指导

    • 发布日期：2012-11-04
    • 文件大小：465920
    • 提供者：xuzuqianglifei

  1. 串行加法器

  2. 串行加法器，串行实现，上飞机哦i额外金融购入工二进宫而

  3. 所属分类：C

    • 发布日期：2012-11-09
    • 文件大小：212992
    • 提供者：ab123456783131

  1. verilog实现的基于流水线的128位加法器

  2. 用verilog实现的基于流水线的128位加法器。

  3. 所属分类：硬件开发

    • 发布日期：2012-11-27
    • 文件大小：3072
    • 提供者：slj113
« 1 2 3 45 6 7 8 9 10 ... 50 »